特許
J-GLOBAL ID:200903050689364457

表示装置

発明者:
出願人/特許権者:
代理人 (1件): 家入 健
公報種別:公開公報
出願番号(国際出願番号):特願2002-076221
公開番号(公開出願番号):特開2003-273365
出願日: 2002年03月19日
公開日(公表日): 2003年09月26日
要約:
【要約】【課題】 表示装置のソース配線、ドレイン電極の延在パターンなどの下に形成された半導体層におけるリーク電流の発生を抑制する。【解決手段】 絶縁性基板上に形成されたゲート配線2と、前記ゲート配線2と絶縁膜を介して交差するソース配線13と、前記ソース配線13と接続されたソース電極6と、前記画素電極9に接続されるドレイン電極10と、前記ソース電極6、ソース配線13およびドレイン電極10の下に形成された半導体層4と、前記ソース配線13下の半導体層4よりもさらに下層に形成された遮光パターン12と、前記絶縁性基板の画素が形成された面とは反対側の面に光源からの光を照射するバックライトとを備える。
請求項(抜粋):
絶縁性基板上の画素を構成する画素電極を駆動するゲート配線と、前記ゲート配線と絶縁膜を介して交差するソース配線と、前記ソース配線と接続されたソース電極と、前記ゲート配線と接続されるゲート電極上において前記ソース電極と対向して設けられ、かつ前記画素電極に接続されるドレイン電極と、前記ソース電極、ソース配線およびドレイン電極の下に形成された半導体層と、前記ソース配線下の半導体層よりもさらに下層に形成された遮光パターンと、前記絶縁性基板の画素が形成された面とは反対側の面に光源からの光を照射するバックライトと、を備えることを特徴とする表示装置。
IPC (6件):
H01L 29/786 ,  G02F 1/1335 500 ,  G02F 1/13357 ,  G02F 1/1368 ,  G09F 9/30 338 ,  G09F 9/35
FI (6件):
G02F 1/1335 500 ,  G02F 1/13357 ,  G02F 1/1368 ,  G09F 9/30 338 ,  G09F 9/35 ,  H01L 29/78 619 B
Fターム (68件):
2H091FA34Y ,  2H091FA41Z ,  2H091GA02 ,  2H091GA13 ,  2H091LA12 ,  2H091LA17 ,  2H091LA18 ,  2H092JA26 ,  2H092JA28 ,  2H092JA34 ,  2H092JA37 ,  2H092JA41 ,  2H092JA46 ,  2H092JA47 ,  2H092JB22 ,  2H092JB31 ,  2H092JB51 ,  2H092JB61 ,  2H092KA10 ,  2H092KA12 ,  2H092KA18 ,  2H092MA13 ,  2H092MA18 ,  2H092MA27 ,  2H092NA01 ,  2H092NA16 ,  2H092NA22 ,  2H092NA29 ,  2H092PA13 ,  5C094AA25 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA14 ,  5C094DA15 ,  5C094EA04 ,  5C094EA07 ,  5C094ED15 ,  5F110AA06 ,  5F110BB01 ,  5F110CC07 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG45 ,  5F110HK03 ,  5F110HK04 ,  5F110HK09 ,  5F110HK14 ,  5F110HK16 ,  5F110HK21 ,  5F110HK25 ,  5F110HK35 ,  5F110HL07 ,  5F110HL23 ,  5F110NN01 ,  5F110NN02 ,  5F110NN46 ,  5F110NN47 ,  5F110NN72 ,  5F110QQ09
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る