TFTアレイ基板およびこれを用いた液晶表示装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：大岩増雄
公報種別：公開公報
出願番号（国際出願番号）：特願2000-193453
公開番号（公開出願番号）：特開2002-014371
出願日： 2000年06月27日
公開日（公表日）： 2002年01月18日
要約：

【要約】【課題】製造工程における写真製版装置のアライメントずれに起因するショットムラやフリッカー等の表示不良が発生しないTFTアレイ基板を得る。【解決手段】半導体層5およびこれに重なるドレイン配線6aのゲート電極2端を跨ぐ部分の幅を、薄膜トランジスタのチャネル幅15であるドレイン電極6の幅よりも狭く設けた。これにより、ゲート配線2、ドレイン電極6およびソース電極7をパターン形成する際に用いる写真製版装置のアライメントずれにより生じる各ショット間のゲート電極2とドレイン電極6の重なり面積の差が、従来のTFT構造(図8)よりも小さくなり、フィードスルー電圧のパラメーターであるゲート電極とドレイン電極の寄生容量の変動を低減できるため、ショットムラやフリッカー等の表示不良の発生を抑制できる。

請求項（抜粋）：

絶縁性基板上に複数本形成されたゲート電極を備えたゲート配線、上記ゲート配線と交差する複数本のソース電極を備えたソース配線、上記ゲート電極上にゲート絶縁膜を介して設けられた半導体層と、この半導体層に接続された上記ソース電極及びドレイン電極よりなる薄膜トランジスタ、上記ドレイン電極から延びたドレイン配線に接続された画素電極を備えたTFTアレイ基板において、上記半導体層およびこれに重なる上記ドレイン配線の上記ゲート電極端を跨ぐ部分の幅を、上記薄膜トランジスタのチャネル幅である上記ドレイン電極幅よりも狭く設けたことを特徴とするTFTアレイ基板。

IPC (3件)：

G02F 1/1368 , G09F 9/30 338 , H01L 29/786

FI (4件)：

G09F 9/30 338 , G02F 1/136 500 , H01L 29/78 616 T , H01L 29/78 618 C

Fターム (40件)：

2H092JA26 , 2H092JA29 , 2H092JA30 , 2H092JA32 , 2H092JA36 , 2H092JA42 , 2H092JA44 , 2H092JA46 , 2H092JB23 , 2H092JB38 , 2H092NA01 , 2H092NA23 , 5C094AA42 , 5C094BA03 , 5C094BA43 , 5C094CA19 , 5C094DA13 , 5C094EA04 , 5C094EA05 , 5C094EA07 , 5C094EB02 , 5C094ED02 , 5F110AA02 , 5F110AA30 , 5F110CC07 , 5F110EE04 , 5F110EE44 , 5F110FF30 , 5F110GG23 , 5F110GG26 , 5F110GG45 , 5F110HK04 , 5F110HK33 , 5F110HL07 , 5F110HM02 , 5F110HM05 , 5F110NN02 , 5F110NN24 , 5F110NN72 , 5F110QQ09

引用特許：

審査官引用 (19件)

特開平2-010331
液晶表示装置
公報種別：公開公報出願番号：特願平10-194518 出願人：株式会社日立製作所
特開平1-282523

全件表示

前のページに戻る