特許
J-GLOBAL ID：200903050733342024

ビット誤り率測定方法および測定回路ならびに受信装置

発明者：
安齋 毅

安齋 毅 について


出願人/特許権者：
埼玉日本電気株式会社

埼玉日本電気株式会社 について


代理人 (1件)： 若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-113650
公開番号（公開出願番号）：特開平11-308198
出願日： 1998年04月23日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】 少ない処理で高い精度のビット誤り率を迅速に測定する。また、ビット誤り率が大きくなった場合でもビット誤り率の測定を行う。【解決手段】 予めわかっている同期ワードとカラーコードをレジスタ1に記憶させる。同期検出回路75は、同期ワード4でシリアルデータ2の同期を検出するとラッチ信号6とリセット信号16を出力する。比較回路11は、ラッチ回路8によりラッチされたシリアルデータ2の所定のビット位置の信号と、同期ワード/カラーコード10を比較し、ビット誤り数を測定する。また、タイミング制御回路7は、1スロット時間の間リセット信号16が入力されないと、強制リセット信号15を出力し、同期検出回路75に強制的にラッチ信号6を出力させる。同期ワードとカラーコードを用いてビット誤り率を測定するので精度が高くなる。
請求項（抜粋）：
送信装置からの信号を受信して得られた受信信号を復調することにより得られたシリアルデータに含まれている信号のうち、前記送信装置から送信されることを予測することができ、かつスクランブルされていない信号と、予め記憶している信号とを1ビットずつ比較することにより一致しないビットの数である誤りビット数を測定し、該誤りビット数を用いて前記受信信号のビット誤り率を計算するビット誤り率測定方法。
IPC (3件)：
H04L 1/00 ,  H04B 7/26 ,  H04Q 7/38
FI (3件)：
H04L 1/00 C ,  H04B 7/26 K ,  H04B 7/26 109 N
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM