特許
J-GLOBAL ID：200903051054828240

プリント基板設計検証システム、プリント基板設計検証方法およびプリント基板設計検証プログラム

発明者：
小林 悟

小林 悟 について

, 
小林 準人

小林 準人 について


出願人/特許権者：
NECアクセステクニカ株式会社

NECアクセステクニカ株式会社 について


代理人 (2件)： 岩壁 冬樹 ,  塩川 誠人
公報種別：公開公報
出願番号（国際出願番号）：特願2005-211917
公開番号（公開出願番号）：特開2007-026390
出願日： 2005年07月21日
公開日（公表日）： 2007年02月01日
要約：
【課題】 電気的特性の悪化の要因となるグラウンド接続のチェック漏れを防ぎ、効率的にグラウンド接続の正当性を確認する。【解決手段】 入力されたプリント基板の設計情報に基づき、ビア,パターン,パッドごとに構成面と接続情報と位置情報と部品情報とを関連づけたデータベースを作成する。ビア接続検出手段202は、各データベースを参照して、グラウンドネットワークに接続され、かつ外層に接続可能に配置されたビアを検索し、該ビアに接続されるパターンを検索し、該パターンを介して接続されるパッドを検索することによってグラウンドビアの接続形態を検出する。ビア接続判定手段203は、グラウンドビアの接続形態から接続先の部品情報やグラウンドプレーンの存在有無を判定し、該ビアの接続先パッドがパスコンであって、さらにグラウンドプレーンに接続される場合は、グラウンド接続エラーとしてエラー表示する。【選択図】 図1
請求項（抜粋）：
電子回路が形成されるプリント基板の設計情報を示すプリント基板設計情報に基づいて、プリント基板に形成される信号パターンのノイズを防止するためのグラウンドプレーンとプリント基板に配置される部品の電源ノイズを防止するための電源ノイズ防止素子のグラウンドとが接続されるか否かを判定する判定手段と、 前記グラウンドプレーンと前記電源ノイズ防止素子のグラウンドとが接続されると判定すると、プリント基板の実装設計が誤っている旨を示すエラーを表示するエラー表示手段とを備えた ことを特徴とするプリント基板設計検証システム。
IPC (3件)：
G06F 17/50 ,  H05K 3/00 ,  H05K 3/46
FI (4件)：
G06F17/50 666Z ,  G06F17/50 672A ,  H05K3/00 D ,  H05K3/46 W
Fターム (16件)：
5B046AA08 ,  5B046BA06 ,  5B046JA01 ,  5E346AA12 ,  5E346AA15 ,  5E346AA22 ,  5E346AA32 ,  5E346AA35 ,  5E346AA43 ,  5E346BB02 ,  5E346BB04 ,  5E346BB11 ,  5E346BB16 ,  5E346GG31 ,  5E346HH01 ,  5E346HH31
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM