特許
J-GLOBAL ID：200903051541179550

同期型半導体記憶装置

発明者：
山崎 彰

山崎 彰 について

, 
堂阪 勝己

堂阪 勝己 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-100123
公開番号（公開出願番号）：特開平9-288889
出願日： 1996年04月22日
公開日（公表日）： 1997年11月04日
要約：
【要約】【課題】 メモリコントローラの負荷を軽減しかつ内部動作タイミングを正確に設定できかつ高速動作するDRAMを提供する。【解決手段】 DRAMは、動作モード指示コマンドにより起動されてクロック信号をカウントするカウンタ(10,14,18)と、このカウンタのカウント値に従って内部動作タイミング制御信号を発生する回路(12,16,20,22)を含む。内部動作制御信号の活性/非活性はすべてクロック信号に同期して行なわれており、内部動作制御信号に対するマージンを考慮する必要がなく、高速動作を安定に行なうことができる。またこのカウンタのカウント値に従って内部動作状態を示す信号を出力することにより、外部のメモリコントローラのコマンド発行タイミング監視の負荷が軽減される。
請求項（抜粋）：
周期的に与えられるクロック信号に同期して動作する半導体記憶装置であって、動作モード指示信号に応答して起動され、前記クロック信号をカウントするカウンタ手段、および前記カウンタ手段からのカウント値に従って行または列選択に関連する内部動作制御信号を発生する制御信号発生手段を備える、同期型半導体記憶装置。
IPC (2件)：
G11C 11/401 ,  G11C 11/407
FI (2件)：
G11C 11/34 362 C ,  G11C 11/34 354 C
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM