特許
J-GLOBAL ID：200903051624343459

薄膜トランジスタ、薄膜トランジスタ表示板及びその製造方法

発明者：
崔 ▼唆▲ 厚

崔 ▼唆▲ 厚 について

, 
崔 凡 洛

崔 凡 洛 について

, 
高 俊 哲

高 俊 哲 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 特許業務法人高橋・林アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2006-069788
公開番号（公開出願番号）：特開2006-261672
出願日： 2006年03月14日
公開日（公表日）： 2006年09月28日
要約：
【課題】生産コストを低減しつつ、表示板全体において均一な特性を有する高品質の表示板を容易に製造する。【解決手段】本発明は、薄膜トランジスタ、薄膜トランジスタ表示板及びその製造方法に関する。基板上に互いに分離されている第1及び第2電極を形成し、非晶質と多結晶シリコンとが混在するシリコン膜をスパッタリング法または化学気相蒸着法で積層した後、前記シリコン膜をパターニングして半導体を形成する。半導体上にゲート絶縁膜を形成し、その上に半導体と対向する第3電極を形成した後、第3電極上に保護膜を形成し、その上に画素電極を形成する。これにより、別途に不純物を注入することなく、移動性が優れた多結晶シリコンを含む薄膜トランジスタ及び薄膜トランジスタ表示板を形成することができる。【選択図】図3
請求項（抜粋）：
基板上に形成され、互いに分離されている第1及び第2電極と、 少なくとも一部分が前記第1電極と前記第2電極との上に形成され、非晶質と多結晶質とを含む半導体と、 前記半導体上に形成されている第1絶縁膜と、 前記第1絶縁膜上に形成され、前記半導体上に位置する第3電極とを備え、 前記半導体の多結晶質の分布は、前記半導体の表面において最も高いことを特徴とする薄膜トランジスタ。
IPC (5件)：
H01L 29/786 ,  H01L 21/336 ,  H05B 33/10 ,  H01L 51/50 ,  H05B 33/02
FI (6件)：
H01L29/78 618A ,  H01L29/78 618Z ,  H01L29/78 617U ,  H05B33/10 ,  H05B33/14 A ,  H05B33/02
Fターム (47件)：
3K007AB18 ,  3K007BA06 ,  3K007DB03 ,  3K007FA01 ,  3K007FA02 ,  5F110AA01 ,  5F110AA30 ,  5F110BB01 ,  5F110CC05 ,  5F110DD02 ,  5F110DD03 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE14 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF29 ,  5F110GG02 ,  5F110GG06 ,  5F110GG13 ,  5F110GG14 ,  5F110GG15 ,  5F110GG16 ,  5F110GG43 ,  5F110GG44 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110HK33 ,  5F110HK34 ,  5F110HL02 ,  5F110HL03 ,  5F110HL07 ,  5F110HM03 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN35 ,  5F110NN72
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM