特許
J-GLOBAL ID:200903051659044250
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
青木 俊明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-179350
公開番号(公開出願番号):特開2001-358304
出願日: 2000年06月15日
公開日(公表日): 2001年12月26日
要約:
【要約】【課題】キャパシタ素子の上面と他の配線との段差がなく、また、その上に形成される層中にも段差がなく、信頼性が高く、製造における歩留りも高い半導体装置を得る。【解決手段】半導体基板10上に絶縁膜11を形成し、前記絶縁膜11上にキャパシタ下部電極26a及び下部メタル層26bを同時に形成し、前記キャパシタ下部電極26a及び前記下部メタル層26bの上に、キャパシタ絶縁膜27a及び中間絶縁層27bを同時に形成し、前記キャパシタ絶縁膜27a及び前記中間絶縁層27bの上に、キャパシタ上部電極28a及び上部メタル層28bを同時に形成し、前記下部メタル層26bと前記上部メタル層28bとを導通させ、キャパシタ素子及びメタル配線を形成する。
請求項(抜粋):
(a)半導体基板上に形成された絶縁膜と、(b)前記絶縁膜上に形成されたキャパシタ下部電極、前記キャパシタ下部電極上に形成されたキャパシタ絶縁膜、及び、前記キャパシタ絶縁膜上に形成されたキャパシタ上部電極を含むキャパシタ素子と、(c)前記絶縁膜上に前記キャパシタ下部電極と同一の金属層から形成された下部メタル層、前記下部メタル層上に前記キャパシタ絶縁膜と同一の絶縁膜から形成された中間絶縁層、及び、前記中間絶縁層上に前記キャパシタ上部電極と同一の金属膜から形成された上部メタル層を含み、前記下部メタル層と前記上部メタル層とが導通されているメタル配線を有することを特徴とする半導体装置。
IPC (3件):
H01L 27/04
, H01L 21/822
, H01L 21/768
FI (2件):
H01L 27/04 C
, H01L 21/90 B
Fターム (27件):
5F033HH07
, 5F033HH09
, 5F033HH18
, 5F033JJ19
, 5F033KK07
, 5F033KK09
, 5F033KK18
, 5F033NN13
, 5F033NN17
, 5F033PP06
, 5F033PP15
, 5F033QQ23
, 5F033QQ31
, 5F033QQ37
, 5F033QQ38
, 5F033RR04
, 5F033RR14
, 5F033VV10
, 5F033VV16
, 5F038AC05
, 5F038AC09
, 5F038AC14
, 5F038AC15
, 5F038AC18
, 5F038EZ14
, 5F038EZ15
, 5F038EZ20
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る