特許
J-GLOBAL ID：200903051715668750
基板処理のための方法、コンピュータ・プログラム製品および装置
発明者：
,
,
出願人/特許権者：
代理人 (4件)：
浅村 皓
, 浅村 肇
, 森 徹
, 岩本 行夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-226835
公開番号（公開出願番号）：特開2005-057290
出願日： 2004年08月03日
公開日（公表日）： 2005年03月03日
要約：
【課題】基板処理システムの少なくとも一部内の1つまたはそれ以上の保守作業を計画を作成するための方法を提供すること。【解決手段】ある実施形態の場合には、該方法は、基板処理システムの一部内の基板の流れ内のギャップを決定するステップ、または基板処理システムの一部内の基板の流れ内の最適な地点にギャップを形成するステップ、あるいはこれら両方のステップと、ギャップに関連する期間内に、基板処理の一部内で実行する1つまたはそれ以上の保守作業の計画を作成するステップとを含む。基板処理の生産性の向上は、保守作業を適切に計画して、基板処理システム内の休止時間を短縮することにより達成することができる。さらに、または別の方法としては、生産性をそんなに低減しないで実行することができる余分の保守作業を実行することにより達成することができ、および/または全体の歩留まりによい影響があるように、最適化された瞬間に保守を計画することができる。【選択図】図3a
請求項（抜粋）：
基板処理システムの少なくとも一部内での1つまたはそれ以上の保守作業を計画するための方法であって、
基板処理システムの一部内の基板の流れ内のギャップを決定するステップ、または前記基板処理システムの一部内の基板の流れ内の最適な地点にギャップを形成するステップ、あるいはこれら両方のステップと、
前記ギャップに関連する期間中に、前記基板処理システムの一部内で実行する1つまたはそれ以上の保守作業を計画するステップとを含む方法。
IPC (1件)：
FI (1件)：
Fターム (5件)：
5F046CD01
, 5F046CD04
, 5F046CD05
, 5F046JA22
, 5F046LA18
出願人引用 (5件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
