特許
J-GLOBAL ID：200903051793177479

半導体基材及びその作製方法

発明者：
岡川 広明

岡川 広明 について

, 
只友 一行

只友 一行 について

, 
大内 洋一郎

大内 洋一郎 について

, 
常川 高志

常川 高志 について


出願人/特許権者：
三菱電線工業株式会社

三菱電線工業株式会社 について


代理人 (1件)： 高島 一
公報種別：公開公報
出願番号（国際出願番号）：特願2005-369807
公開番号（公開出願番号）：特開2006-169104
出願日： 2005年12月22日
公開日（公表日）： 2006年06月29日
要約：
【課題】マスク層を用いる事に起因する種々の問題を回避し、かつ製造工程の簡略化を図ること。【解決手段】(a)図に示すように、成長面が凹凸面とされた基板1を用いる。この基板を用いて気相成長した場合、凹凸形状が、横方向成長を抑え、C軸方向の成長を促進する働きとなり、ファセット面形成に可能な素地面となる。従って(b)図に示すように、凸部にはファセット面が形成された結晶が成長し、凹部にも結晶が成長した状態となる。さらに結晶成長を続けると凸部、凹部から成長した膜がつながって、やがて(c)図のように凹凸面を覆い平坦化する。この場合、ファセット面が形成された凸部上部には低転位領域が形成され、作製した膜の高品質化が図れている。【選択図】図1
請求項（抜粋）：
基板と該基板上に気相成長された半導体結晶とからなる半導体基材であって、前記基板の結晶成長面が凹凸面とされ、前記半導体結晶は凹部及び/または凸部からファセット構造を形成しながら成長されたものであることを特徴とする半導体基材。
IPC (5件)：
C30B 29/38 ,  H01L 21/205 ,  H01L 33/00 ,  H01S 5/323 ,  C23C 16/34
FI (5件)：
C30B29/38 D ,  H01L21/205 ,  H01L33/00 C ,  H01S5/323 610 ,  C23C16/34
Fターム (62件)：
4G077AA03 ,  4G077AB02 ,  4G077BE11 ,  4G077BE15 ,  4G077DB08 ,  4G077ED04 ,  4G077HA02 ,  4G077TA04 ,  4G077TK04 ,  4K030AA06 ,  4K030AA09 ,  4K030AA11 ,  4K030BA02 ,  4K030BA08 ,  4K030BA11 ,  4K030BA38 ,  4K030BB02 ,  4K030BB12 ,  4K030CA04 ,  4K030CA05 ,  4K030CA12 ,  4K030FA10 ,  4K030LA18 ,  5F041AA40 ,  5F041AA42 ,  5F041CA23 ,  5F041CA34 ,  5F041CA65 ,  5F041CA74 ,  5F041CA75 ,  5F045AA04 ,  5F045AB14 ,  5F045AB17 ,  5F045AC08 ,  5F045AC12 ,  5F045AC19 ,  5F045AD09 ,  5F045AD14 ,  5F045AD15 ,  5F045AF04 ,  5F045AF09 ,  5F045AF11 ,  5F045AF20 ,  5F045BB12 ,  5F045CA10 ,  5F045DA53 ,  5F045DA67 ,  5F045EB15 ,  5F045GB11 ,  5F045HA03 ,  5F173AG12 ,  5F173AH22 ,  5F173AH44 ,  5F173AP05 ,  5F173AP17 ,  5F173AP19 ,  5F173AP20 ,  5F173AP23 ,  5F173AP24 ,  5F173AP33 ,  5F173AR82 ,  5F173AR94
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM