特許
J-GLOBAL ID:200903051799513632

信号受信装置

発明者:
出願人/特許権者:
代理人 (1件): 山本 誠
公報種別:公開公報
出願番号(国際出願番号):特願平10-280780
公開番号(公開出願番号):特開2000-115024
出願日: 1998年10月02日
公開日(公表日): 2000年04月21日
要約:
【要約】【課題】 DS-CDMA方式の信号受信装置の低消費電力化を図る。【解決手段】 直交検波された受信信号は、電流モードの加算回路を用いて構成されているマッチドフィルタ31および32に入力され、対応する1ビットの拡散符号系列のデータと相関をとられる。該マッチドフィルタ31および32の出力は、レベル検出回路4およびサンプルホールド回路81、82に入力される。レベル検出回路4、巡回積分回路5およびピーク検出部6により、相関出力のピークの位置が検出され、制御部7から出力される相関ピーク位置に対応する制御信号により、前記サンプルホールド回路81、82は、相関ピーク位置のマッチドフィルタ出力をサンプルホールドし、同期検波回路9、レーク合成部10に出力する。
請求項(抜粋):
受信信号を直交検波した信号と1ビットの拡散符号系列との相関演算を実行するマッチドフィルタを少なくとも備えたDS-CDMAセルラシステム用信号受信装置であって、前記マッチドフィルタは、前記直交検波した信号をデジタル電圧信号に変換するA/D変換器と、前記A/D変換器から出力されるデジタル電圧信号を順次格納するデータ格納手段と、前記拡散符号系列データを出力する乗数供給手段と、前記データ格納手段の各段に対応して設けられ、前記データ格納手段の各段に格納されているデータのすべてのビットそれぞれと前記乗数供給手段から供給される1ビットの前記拡散符号系列データとの排他的論理和を算出する排他的論理和回路と、これら排他的論理和回路の出力の総和に対応するアナログ電流信号を出力する電流モードの加算回路とを備えていることを特徴とする信号受信装置。
IPC (3件):
H04B 1/707 ,  H03H 17/02 601 ,  H04L 7/00
FI (3件):
H04J 13/00 D ,  H03H 17/02 601 Z ,  H04L 7/00 C
Fターム (12件):
5K022EE02 ,  5K022EE33 ,  5K022EE36 ,  5K047AA15 ,  5K047BB01 ,  5K047GG34 ,  5K047HH15 ,  5K047MM27 ,  5K047MM33 ,  5K047MM38 ,  5K047MM45 ,  5K047MM53
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る