特許
J-GLOBAL ID：200903051800808129
出力回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-218261
公開番号（公開出願番号）：特開平9-148915
出願日： 1996年08月20日
公開日（公表日）： 1997年06月06日
要約：
【要約】【課題】 外部LSIの電源電圧がMOSトランジスタのゲート酸化膜耐圧以上でも、各MOSトランジスタのゲート酸化膜に耐圧以上の電圧がかかることなく前記外部LSIの電源電圧を振幅とする信号を出力可能な出力回路を提供する。【解決手段】 外部LSIに接続された出力パッド部OUTの電位を第2の電位VDD2に引き上げるプルアップ回路30は、プルアップ制御信号Su をゲート入力とするPMOS31と第1の電位VDD1をゲート電位とするPMOS32とからなる。出力パッド部OUTの電位を接地電位に引き下げるプルダウン回路40は、プルダウン制御信号Sd をゲート入力とするNMOS41と第1の電位VDD1をゲート電位とするNMOS42とからなる。電圧変換回路20は、PMOS21,22とNMOS23,24との間に第1の電位VDD1をゲート電位とするPMOS25,26及びNMOS27,28が挿入された構成になっており、信号生成回路10から入力された第1の制御信号S1 を変換して節点Bからプルアップ制御信号Su を出力する。
請求項（抜粋）：
第1の電位を電源電位とする一の回路の出力信号を入力とし、この一の回路の出力信号に従って、出力部から第2の電位を電源電位とする他の回路に信号を出力する出力回路であって、入力された前記一の回路の出力信号を基にして、前記第1の電位と接地電位との電位差を振幅とする第1及び第2の制御信号を生成する信号生成回路と、前記信号生成回路によって生成された第1の制御信号を入力とし、この第1の制御信号の振幅を変換することによりプルアップ制御信号を生成して出力する電圧変換回路と、前記電圧変換回路から出力されたプルアップ制御信号を入力とし、このプルアップ制御信号の指示に従って前記出力部の電位を前記第2の電位に引き上げるか否かを制御するプルアップ回路と、前記信号生成回路によって生成された第2の制御信号をプルダウン制御信号として入力し、このプルダウン制御信号の指示に従って前記出力部の電位を接地電位に引き下げるか否かを制御するプルダウン回路とを備え、前記プルアップ回路は、ソースに前記第2の電位が与えられ且つゲートに前記プルアップ制御信号が入力される第1のP型MOSトランジスタと、前記第1のP型MOSトランジスタのドレインにソースが接続されると共にドレインが前記出力部に接続され且つゲートに第3の電位が印加された第2のP型MOSトランジスタとを備え、前記プルダウン回路は、ソースが接地され且つゲートに前記プルダウン制御信号が入力される第1のN型MOSトランジスタと、前記第1のN型MOSトランジスタのドレインにソースが接続されると共にドレインが前記出力部に接続され且つゲートに前記第1の電位が印加された第2のN型MOSトランジスタとを備え、前記電圧変換回路は、前記出力部の電位を前記第2の電位に引き上げるよう前記プルアップ回路に指示するときは、前記プルアップ制御信号の電位を、前記第2の電位から前記第1のP型MOSトランジスタの閾値電圧を引いた電位以下で且つ前記第2の電位から前記第1のP型MOSトランジスタのゲート酸化膜耐圧相当電圧を引いた電位以上の電位にする一方、前記出力部の電位を前記第2の電位に引き上げるよう前記プルアップ回路に指示しないときは、前記プルアップ制御信号の電位を前記第2の電位にすることを特徴とする出力回路。
IPC (4件)：
H03K 19/0185
, H03K 19/00
, H03K 19/0175
, H03K 19/0948
H03K 19/00 101 E
, H03K 19/00 A
, H03K 19/00 101 J
, H03K 19/094 B
