特許
J-GLOBAL ID：200903052108830021

半導体装置の作製方法、半導体装置及び電子機器

発明者：
山崎 舜平

山崎 舜平 について

, 
高山 徹

高山 徹 について

, 
丸山 純矢

丸山 純矢 について

, 
大野 由美子

大野 由美子 について

, 
田中 幸一郎

田中 幸一郎 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2003-411870
公開番号（公開出願番号）：特開2004-214635
出願日： 2003年12月10日
公開日（公表日）： 2004年07月29日
要約：
【課題】 クラックや研磨痕の原因となるバックグラインド処理を行なわずして、チップを飛躍的に薄くすることができ、より低いコストでなおかつより高いスループットでチップを作製することができ、チップの厚さのバラツキが抑えることができる、パッケージとその作製方法の提供を課題とする。【解決手段】 本発明では、支持体として機能する基板上に成膜した膜厚500nm以下の薄膜の半導体膜を、連続発振のレーザ光で結晶化し、その結晶化された半導体膜を用いて、トータルの膜厚5μm、より望ましくは2μm以下の薄膜の半導体素子を有するチップを形成する。そして最終的に基板を剥離した状態で、該チップをインターポーザにマウントする。【選択図】 図1
請求項（抜粋）：
第1の基板の表側に金属膜と、金属酸化膜と、絶縁膜と、半導体膜とを順に積層するように形成し、 前記半導体膜に対する吸収係数が1×104cm-1以上の波長を有するパルス発振された第1のレーザ光と、連続発振された第2のレーザ光とを、互いの照射領域が重なるように前記半導体膜に照射することで、前記半導体膜を結晶化し、 前記結晶化された半導体膜を用いて半導体素子を形成し、 前記半導体素子を間に挟んで前記第1の基板と向かい合うように、第1の接着剤を用いて第2の基板を貼り合わせ、 加熱処理を施すことで前記金属酸化膜を結晶化し、 前記金属酸化膜を前記金属膜側と前記絶縁膜側とに分離させることで、前記第1の基板及び前記第3の基板を取り除き、 前記金属酸化膜の一部が付着した前記絶縁膜に第3の接着剤を用いてインターポーザを貼り合わせ、 前記第1の接着剤を除去することで前記第2の基板を取り除き、 前記インターポーザと前記半導体素子とを電気的に接続することを特徴とする半導体装置の作製方法。
IPC (10件)：
H01L23/12 ,  H01L21/02 ,  H01L21/20 ,  H01L21/268 ,  H01L21/336 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/12 ,  H01L29/786
FI (7件)：
H01L23/12 501W ,  H01L21/02 C ,  H01L21/20 ,  H01L21/268 J ,  H01L27/12 B ,  H01L29/78 627D ,  H01L25/08 Z
Fターム (40件)：
5F052AA02 ,  5F052BA04 ,  5F052BA07 ,  5F052BA11 ,  5F052BA15 ,  5F052BB01 ,  5F052BB02 ,  5F052BB04 ,  5F052BB05 ,  5F052BB06 ,  5F052BB07 ,  5F052CA10 ,  5F052DA01 ,  5F052DA02 ,  5F052DA03 ,  5F052DB03 ,  5F052EA12 ,  5F052FA06 ,  5F052JA01 ,  5F110AA30 ,  5F110CC02 ,  5F110DD01 ,  5F110DD12 ,  5F110DD15 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110HM15 ,  5F110NN03 ,  5F110NN22 ,  5F110NN24 ,  5F110NN27 ,  5F110PP03 ,  5F110PP06 ,  5F110PP07 ,  5F110PP24 ,  5F110PP34 ,  5F110QQ11 ,  5F110QQ16
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM