特許

J-GLOBAL ID：200903052135695420

半導体素子のランディングプラグコンタクト形成方法

発明者： 崔 ▲益▼壽 ,  黄 ▲昌▼淵 ,  李 洪求
出願人/特許権者： 株式会社ハイニックスセミコンダクター
代理人 (1件)： 工藤 一郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-169815
公開番号（公開出願番号）：特開2006-190945
出願日： 2005年06月09日
公開日（公表日）： 2006年07月20日
要約：

【課題】 ランディングプラグコンタクト形成のためのCMP工程時、ポリシリコン膜とゲートハードマスク窒化膜との間の段差を防止できる半導体素子のランディングプラグコンタクト形成方法を提供すること。【解決手段】 本発明では、ランディングプラグコンタクト(LPC)の分離のためのポリシリコンリセス(Recess)のために、既存のCMP工程を用いず、2ステップのエッチバック工程を用いる。すなわち、第1エッチバック工程では、等方性ドライエッチング(部分エッチング)を通してゲート電極パターンの間の空間(コンタクトホール上部)に発生したポリシリコン膜のシーム(Seam)を除去し、第2エッチバック工程では、ポリシリコン膜とハードマスク窒化膜とのエッチング速度が類似したレシピ(Recipe)を適用して、非等方性ドライエッチングを行う。【選択図】 図3D

請求項（抜粋）：

半導体基板上に少なくとも最上部にハードマスク窒化膜を備える複数個のゲート電極パターンを形成するステップと、 該複数個のゲート電極パターンの間を満たす層間絶縁膜を形成するステップと、 前記ハードマスク窒化膜が露出するまで前記層間絶縁膜を平坦化させるステップと、 該層間絶縁膜上にエッチングバリア層を形成するステップと、 該エッチングバリア層をエッチングバリアとしてランディングプラグコンタクトが形成される領域の前記層間絶縁膜をエッチングし、コンタクトホールを形成するステップと、 前記コンタクトホールを満たすまで全面にランディングプラグコンタクト物質である導電膜を形成するステップと、 該導電膜に対して第1エッチバック工程を行い、前記導電膜蒸着時に発生した表面の屈曲を除去するステップと、 前記ゲート電極パターンのハードマスク窒化膜が露出するまで前記第1エッチバック工程が行われた導電膜に対して第2エッチバック工程を行って、前記コンタクトホールに埋め込まれるランディングプラグコンタクトを形成するステップと を含むことを特徴とする半導体素子のランディングプラグコンタクト形成方法。

IPC (6件)：

H01L 29/417 ,  H01L 21/28 ,  H01L 21/768 ,  H01L 27/108 ,  H01L 21/824 ,  H01L 21/306

FI (6件)：

H01L29/50 M ,  H01L21/28 301A ,  H01L21/28 301R ,  H01L21/90 C ,  H01L27/10 681Z ,  H01L21/302 105B

Fターム (71件)：

4M104AA01 ,  4M104BB01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB18 ,  4M104CC01 ,  4M104DD04 ,  4M104EE09 ,  4M104FF14 ,  4M104GG16 ,  4M104HH12 ,  5F004AA11 ,  5F004DA00 ,  5F004DA01 ,  5F004DA02 ,  5F004DA03 ,  5F004DA04 ,  5F004DA11 ,  5F004DA15 ,  5F004DA16 ,  5F004DA17 ,  5F004DA18 ,  5F004DA26 ,  5F004DB02 ,  5F004EA27 ,  5F004EA29 ,  5F004EB02 ,  5F033HH04 ,  5F033HH28 ,  5F033JJ04 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ19 ,  5F033KK01 ,  5F033MM07 ,  5F033QQ08 ,  5F033QQ10 ,  5F033QQ14 ,  5F033QQ15 ,  5F033QQ18 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ98 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033TT08 ,  5F033WW00 ,  5F033WW05 ,  5F033XX01 ,  5F083AD00 ,  5F083GA27 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA55 ,  5F083MA03 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR03 ,  5F083PR07 ,  5F083PR22 ,  5F083PR39 ,  5F083PR40

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-252298   出願人：新日本製鐵株式会社

審査官引用 (3件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2000-259218   出願人：富士通株式会社
• ドライエッチング方法およびドライエッチング装置
  公報種別：公開公報   出願番号：特願平6-018004   出願人：ソニー株式会社
• 特開平3-196625