不揮発性半導体記憶装置とそのプログラム方法

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-079152
公開番号（公開出願番号）：特開2002-279789
出願日： 2001年03月19日
公開日（公表日）： 2002年09月27日
要約：

【要約】【課題】VG型メモリセルアレイの1つのメモリセル行内の複数のメモリセルへの並列書き込みを可能とし、かつ総プログラム時間を短縮する。【解決手段】複数のサブアレイからなるメモリセルアレイ1、および制御回路5を含む。制御回路5は、メモリセルを構成するメモリトランジスタのチャネル形成領域に容量結合したコントロールゲートCLを駆動して複数のサブアレイのそれぞれを行方向で所定数のメモリセルおきに電気的に分割し、かつ、分割により選択された複数のメモリセルに同時に書き込むべき所定ビット単位のデータを入力データから抜き出して所定の場所にロードする第1のステージと、第1のステージでロードしたデータを対応するサブアレイ内に書き込む第2のステージとを含むプログラム動作を、複数のサブアレイ間でステージを単位にシフトさせた状態で実行する。

請求項（抜粋）：

メモリセルアレイと、メモリセルアレイを動作させるための周辺回路とを有し、上記メモリセルアレイが、行列状に配置されたメモリセルを有した複数のサブアレイからなり、上記各メモリセルが、電荷蓄積手段およびチャネル形成領域を有し同一行内のメモリセル間で縦続接続されたメモリトランジスタと、メモリトランジスタのチャネル形成領域に容量結合したコントロールゲートとを含み、上記周辺回路が、上記コントロールゲートを駆動して上記複数のサブアレイのそれぞれを行方向で所定数のメモリセルおきに電気的に分割し、かつ、分割により選択された複数のメモリセルに同時に書き込むべき所定ビット単位のデータを入力データから抜き出して所定の場所にロードする第1のステージと、第1のステージでロードしたデータを対応するサブアレイ内に書き込む第2のステージとを含むプログラム動作を、複数のサブアレイ間でステージを単位にシフトさせた状態で実行する制御回路を含む不揮発性半導体記憶装置。

IPC (6件)：

G11C 16/02 , G11C 16/04 , H01L 21/8247 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (5件)：

G11C 17/00 611 G , G11C 17/00 611 A , G11C 17/00 622 C , H01L 27/10 434 , H01L 29/78 371

Fターム (25件)：

5B025AA03 , 5B025AB01 , 5B025AC01 , 5B025AD04 , 5B025AD05 , 5B025AE05 , 5F083EP02 , 5F083EP24 , 5F083EP34 , 5F083EP42 , 5F083EP44 , 5F083EP49 , 5F083EP75 , 5F083GA15 , 5F083JA04 , 5F083LA02 , 5F083PR37 , 5F083ZA20 , 5F101BA01 , 5F101BA29 , 5F101BB03 , 5F101BC02 , 5F101BD33 , 5F101BE05 , 5F101BH09

引用特許：

審査官引用 (4件)

不揮発メモリ及び不揮発メモリへの書込み方法
公報種別：公開公報出願番号：特願平11-174824 出願人：インボックス・テクノロジー
スプリットゲートとソース側注入を用いたEEPROM
公報種別：公表公報出願番号：特願平9-530947 出願人：サンディスク・コーポレイション
特開昭64-021786

全件表示

前のページに戻る