特許
J-GLOBAL ID：200903052563399495

半導体発光素子の製造方法

発明者：
勝山 智和

勝山 智和 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (5件)： 長谷川 芳樹 ,  寺崎 史朗 ,  黒木 義樹 ,  近藤 伊知良 ,  柏岡 潤二
公報種別：公開公報
出願番号（国際出願番号）：特願2008-110340
公開番号（公開出願番号）：特開2009-260189
出願日： 2008年04月21日
公開日（公表日）： 2009年11月05日
要約：
【課題】 活性層への電流注入効率を向上させることができる半導体発光素子の製造方法を提供することを目的とする。【解決手段】 本製造方法は、p型InP基板の表面上に、p型バッファ層、活性層、及びn型クラッド層を含む半導体メサ部を形成する工程と、n型半導体層を、p型InP基板の露出した表面及び半導体メサ部の側面に、堆積する工程と、活性層の側面を露出させるよう半導体メサ部の側面に堆積したn型半導体層を選択的にエッチングする工程と、エッチングする工程の後に、n型半導体層上且つ半導体メサ部の側部に半絶縁性の埋込層を形成する工程と、を含む。【選択図】 図1
請求項（抜粋）：
p型InP基板の表面上に、p型バッファ層、活性層、及びn型クラッド層を含む半導体メサ部を形成する工程と、 n型半導体層を、前記p型InP基板の露出した表面及び前記半導体メサ部の側面に、堆積する工程と、 前記活性層の側面を露出させるよう前記半導体メサ部の側面に堆積した前記n型半導体層を選択的にエッチングする工程と、 前記エッチングする工程の後に、前記n型半導体層上且つ前記半導体メサ部の側部に半絶縁性の埋込層を形成する工程と、 を含む半導体発光素子の製造方法。
IPC (2件)：
H01S 5/22 ,  H01S 5/343
FI (2件)：
H01S5/22 ,  H01S5/343
Fターム (8件)：
5F173AA26 ,  5F173AA47 ,  5F173AH14 ,  5F173AP05 ,  5F173AP32 ,  5F173AP33 ,  5F173AP39 ,  5F173AR24
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM