特許

J-GLOBAL ID：200903053028053837

MRAM装置

発明者： フレデリック・エー・ペルナー ,  ケネス・アイ・エルドレッジ ,  ラング・ティ・トラン
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 奥山 尚一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-028596
公開番号（公開出願番号）：特開2001-273756
出願日： 2001年02月05日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 メモリ・セルの抵抗状態を高い信頼性で検出する。【解決手段】 磁気ランダム・アクセス・メモリ装置(MRAM)装置8における選択されたメモリ・セル12の抵抗は、差動増幅器34と、差動増幅器34のセンス・ノードS0に結合された第1の電流モード前置増幅器と38と、差動増幅器34の基準ノードR0に結合された第2の電流モード前置増幅器42とを含む読取り回路20によって検出される。

請求項（抜粋）：

複数列のメモリ・セルと少なくとも1列の基準セルを含むアレイと、各列のメモリ・セルを横切り、各列の基準セルを横切る複数のビット線と、前記アレイ内の選択したメモリ・セルの抵抗状態を検出する読取り回路とを含み、前記読取り回路が、前記メモリ・セルの列を横切る複数のビット線に結合された入力をそれぞれ有する複数のステアリング回路と、前記ステアリング回路にそれぞれ対応し、センス・ノードと基準ノードをそれぞれ有する複数の差動増幅器と、対応するステアリング回路の出力と対応する差動増幅器のセンス・ノードとの間にそれぞれ結合された複数の第1の電流モード前置増幅器と、対応する差動増幅器の前記基準ノードと基準セル列を横切るビット線との間にそれぞれ結合された複数の第2の電流モード前置増幅器と、を含むMRAM装置。

IPC (4件)：

G11C 11/14 ,  G11C 11/15 ,  H01L 27/105 ,  H01L 43/08

FI (6件)：

G11C 11/14 Z ,  G11C 11/14 A ,  G11C 11/15 ,  H01L 43/08 Z ,  H01L 43/08 A ,  H01L 27/10 447

引用特許：

審査官引用 (5件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-066108   出願人：株式会社東芝
• 特開昭61-292293
  
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平10-116595   出願人：日本電気株式会社
• 磁気的メモリ
  公報種別：公開公報   出願番号：特願平11-327740   出願人：インフィネオンテクノロジースアクチエンゲゼルシャフト
• 特開平1-271996