特許

J-GLOBAL ID：200903053143440097

半導体装置およびその作製方法

発明者： 張 宏勇
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平8-215257
公開番号（公開出願番号）：特開平9-191111
出願日： 1996年07月26日
公開日（公表日）： 1997年07月22日
要約：

【要約】 (修正有)【課題】 使用するマスク数を増やさず、また不純物の高ドーズ・イオン注入の問題点を巧みに回避して、PチャネルとNチャネルの薄膜トランジスタを同時に形成し、CMOS構造を安価に提供する。【解決手段】 ガラス基板上に薄膜トランジスタでもってCMOS構造を形成する際にNチャネル型の薄膜トランジスタにはLDD領域126,127を設ける。またPチャネル型の薄膜トランジスタの形成の際にはNチャネル型の薄膜トランジスタの形成の際に形成された低濃度不純物領域126,127をBイオンの注入によって反転させる。このような構成とすることによって、LDD領域を有したNチャネル型の薄膜トランジスタとLDD領域を有しないPチャネル型の薄膜トランジスタでもってCMOS構造を得ることができる。

請求項（抜粋）：

同一基板上にNチャネル型の薄膜トランジスタとPチャネル型の薄膜トランジスタとが集積化された構成を有し、前記Nチャネル型の薄膜トランジスタのみに選択的にLDD領域が形成されており、前記Pチャネル型の薄膜トランジスタのソースおよびドレイン領域にはP型を付与する不純物とN型を付与する不純物とが添加されており、かつ前記N型を付与する不純物の濃度より前記P型を付与する不純物の濃度の方が高いことを特徴とする半導体装置。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (5件)：

H01L 29/78 616 A ,  H01L 29/78 612 B ,  H01L 29/78 613 A ,  H01L 29/78 617 A ,  H01L 29/78 617 W

引用特許：

審査官引用 (4件)

• 薄膜半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-200861   出願人：セイコーエプソン株式会社
• 薄膜トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願平3-307118   出願人：カシオ計算機株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-040114   出願人：富士通株式会社
• 特開平2-020059