歪み半導体材料から成る層の転移方法

発明者： , ,
出願人/特許権者：
代理人 (6件)：吉武賢次 , 玉真正美 , 橘谷英俊 , 佐藤泰和 , 吉元弘 , 川崎康
公報種別：公表公報
出願番号（国際出願番号）：特願2004-519124
公開番号（公開出願番号）：特表2005-532686
出願日： 2003年07月09日
公開日（公表日）： 2005年10月27日
要約：

ドナーウエハから得られる歪み半導体材料から成る薄い層を備える電子構造を製造する方法であって、ドナーウエハが格子定数マッチング層(2)を備え、前記格子定数マッチング層が上側層を備え、前記上側層が第1の格子定数を有する半導体材料から成り、半導体材料から成る膜(3)は、前記第1の格子定数と実質的に異なる第2の名目格子定数を有するとともに、マッチング層(2)によって歪みが加えられ、また、プロセスは、膜(3)を受け基板(4)へ転移させることを含む。本発明に係るプロセスのうちの1つを使用して製造される構造。

請求項（抜粋）：

ドナーウエハ(10)から得られる歪み半導体材料から成る薄い層を備える構造を製造する方法であって、前記ドナーウエハ(10)が格子定数マッチング層(2)を備え、前記格子定数マッチング層が上側層を備え、前記上側層が第1の格子定数を有する半導体材料から選択される材料から成る方法において、 (a)半導体材料から選択される材料から成る膜(3)を前記マッチング層(2)の前記上側層上に成長させるステップであって、前記膜(3)が前記第1の格子定数と実質的に異なる名目格子定数を有する材料から成り、成長した前記膜が、その下側にある前記マッチング層の前記上側層の前記第1の格子定数を維持し、歪みを加えるのに十分に小さな厚みを有するステップと、 (b)前記マッチング層(2)中に脆化領域を形成するステップと、 (c)前記膜(3)上で前記ドナーウエハ(10)と受け基板(4)とを結合させるステップと、 (d)前記ドナーウエハ(10)の一部を除去するステップであって、前記脆化領域のレベルで分離するためにエネルギを供給することを含み、前記ドナーウエハ(10)の一部が前記膜(3)を含み、それにより、製造する構造を形成するステップと、を含むことを特徴とする構造の製造方法。

IPC (3件)：

H01L27/12 , H01L21/02 , H01L21/20

FI (3件)：

H01L27/12 B , H01L21/02 B , H01L21/20

Fターム (19件)：

5F152LL03 , 5F152LL09 , 5F152LN07 , 5F152LN08 , 5F152LN13 , 5F152LP01 , 5F152LP02 , 5F152LP07 , 5F152LP09 , 5F152MM19 , 5F152NN03 , 5F152NP01 , 5F152NP02 , 5F152NP03 , 5F152NP04 , 5F152NP12 , 5F152NP13 , 5F152NP14 , 5F152NQ03

引用特許：

審査官引用 (4件)

絶縁体上にひずみ層を形成する方法
公報種別：公開公報出願番号：特願平10-116473 出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
半導体装置の作製方法
公報種別：公開公報出願番号：特願平11-234963 出願人：株式会社半導体エネルギー研究所
埋め込みシリコンゲルマニウム層をもつCMOS集積回路素子及び基板とその製造方法
公報種別：公開公報出願番号：特願2001-000849 出願人：三星電子株式会社

全件表示

前のページに戻る