特許
J-GLOBAL ID：200903053768435776
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-154384
公開番号（公開出願番号）：特開平11-345877
出願日： 1998年06月03日
公開日（公表日）： 1999年12月14日
要約：
【要約】【課題】 配線層の下地の平坦性を確保し、かつ、配線層の位置ずれを抑制し、高い集積度の半導体装置を提供する。【解決手段】 ゲート電極部5を覆うシリコン酸化膜8上に、リフローされ、かつ、研磨されたBPSG膜9が形成されている。BPSG膜9上に第2配線層12が形成されている。その第2配線層12を覆うように、第2配線層12の実質的な厚さ以上の厚さを有するシリコン酸化膜13がシリコン酸化膜10上に形成されている。
請求項（抜粋）：
主表面を有する半導体基板と、前記半導体基板上に形成された第1配線層と、前記第1配線層を覆うように、前記半導体基板上に形成された第1層間絶縁膜と、前記第1層間絶縁膜上に形成された第2配線層と、前記第2配線層を覆うように、前記第1層間絶縁膜上に形成された第2層間絶縁膜とを備え、前記第1層間絶縁膜は研磨された面を有する、半導体装置。
IPC (3件)：
H01L 21/768
, H01L 21/316
, H01L 21/31
H01L 21/90 M
, H01L 21/316 M
, H01L 21/95
