特許
J-GLOBAL ID：200903053864354540

半導体素子搭載用配線基板

発明者：
内山 浩文

内山 浩文 について


出願人/特許権者：
京セラ株式会社

京セラ株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2000-042402
公開番号（公開出願番号）：特開2001-230364
出願日： 2000年02月21日
公開日（公表日）： 2001年08月24日
要約：
【要約】【課題】 外部リードピン3に対する耐食性が不充分であり、かつ生産性が低い。【解決手段】 半導体素子4を搭載するための絶縁基体1の表面に、この半導体素子4の各電極が接続される接続パッド2aと、絶縁基体1に設けた配線導体2を介して接続パッド2aに電気的に接続された外部リードピン3とを備えて成る半導体素子搭載用配線基板であって、接続パッド2aは無電解めっき膜7・8により被覆されており、外部リードピン3は電解めっき膜9・10により被覆されている半導体素子搭載用配線基板である。無電解めっき膜7・8が接続パッド2aと半導体素子4の電極との電気的接続を安定かつ強固にし、電解めっき膜9・10が外部リードピン3の耐食性を良好とするとともに配線基板の生産性を向上させる。
請求項（抜粋）：
半導体素子を搭載するための絶縁基体の表面に、前記半導体素子の各電極が接続される接続パッドと、前記絶縁基体に設けた配線導体を介して前記接続パッドに電気的に接続された外部リードピンとを備えて成り、前記接続パッドは無電解めっき膜により、前記外部リードピンは電解めっき膜によりそれぞれ被覆されていることを特徴とする半導体素子搭載用配線基板。
IPC (4件)：
H01L 23/50 ,  C23C 18/16 ,  H01L 21/60 311 ,  H01L 23/12
FI (4件)：
H01L 23/50 P ,  C23C 18/16 B ,  H01L 21/60 311 S ,  H01L 23/12 P
Fターム (21件)：
4K022AA02 ,  4K022AA34 ,  4K022AA41 ,  4K022BA03 ,  4K022BA14 ,  4K022BA28 ,  4K022BA32 ,  4K022DA01 ,  5F044KK04 ,  5F044KK07 ,  5F044KK13 ,  5F067AA00 ,  5F067AB07 ,  5F067DC12 ,  5F067DC16 ,  5F067DC17 ,  5F067DC18 ,  5F067DC19 ,  5F067DC20 ,  5F067EA02 ,  5F067EA04
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM