内部クロック信号発生回路

発明者：
出願人/特許権者：
代理人 (1件)：青山葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-007762
公開番号（公開出願番号）：特開2001-195149
出願日： 2000年01月17日
公開日（公表日）： 2001年07月19日
要約：

【要約】【課題】電源等の揺らぎによって生じる発振を抑制することができる安定した内部クロック信号発生回路を得る。【解決手段】シフトレジスタ14に過去(n+1)回の位相比較回路13による位相が進んでいる又は位相が遅れているかの2値の比較結果を格納し、位相制御回路15によって、該(n+1)回の比較結果の内、多い方の比較結果が位相制御信号として位相可変回路12に出力され、入力された位相制御信号に基づいて位相可変回路12は、内部クロック信号intclkの位相調整を行うようにした。

請求項（抜粋）：

半導体記憶装置における各部のクロック信号をなす内部クロック信号を、外部から入力される外部クロック信号から生成して出力する内部クロック信号発生回路において、上記外部クロック信号と生成した内部クロック信号の各位相を所定のサイクルごとに比較し、内部クロック信号の位相が外部クロック信号の位相に対して進んでいるか、又は遅れているかの2値の比較結果を出力する位相比較部と、該位相比較部で比較された2値の比較結果を順次格納し、所定数の比較結果を格納する比較結果格納部と、該比較結果格納部に格納された各比較結果に対して、数が多い方の比較結果を外部クロック信号に対する内部クロック信号の位相状態として判定する位相判定部と、上記比較結果格納部に所定数の比較結果が格納されるごとに、該位相判定部の判定結果に応じて、生成する内部クロック信号の位相調整を行って出力する位相可変部と、を備えることを特徴とする内部クロック信号発生回路。

IPC (7件)：

G06F 1/10 , G11C 11/413 , G11C 11/41 , G11C 11/407 , H03L 7/093 , H03L 7/081 , H04L 7/033

FI (8件)：

G06F 1/04 330 A , G11C 11/34 J , G11C 11/34 W , G11C 11/34 354 C , G11C 11/34 362 S , H03L 7/08 E , H03L 7/08 J , H04L 7/02 B

Fターム (32件)：

5B015JJ15 , 5B015KB82 , 5B015NN03 , 5B024AA03 , 5B024BA21 , 5B024CA11 , 5B079BA20 , 5B079BB10 , 5B079BC03 , 5B079CC02 , 5B079CC05 , 5B079CC14 , 5B079DD06 , 5B079DD13 , 5B079DD20 , 5J106AA04 , 5J106CC21 , 5J106CC59 , 5J106DD24 , 5J106GG10 , 5J106HH02 , 5J106HH08 , 5J106KK03 , 5J106KK14 , 5J106KK29 , 5K047AA03 , 5K047AA05 , 5K047AA13 , 5K047GG02 , 5K047GG09 , 5K047GG29 , 5K047MM63

引用特許：

審査官引用 (6件)

特開平2-168308
特開平2-168308
特開昭63-161568

全件表示

前のページに戻る