特許
J-GLOBAL ID:200903054283870470

半導体素子のキャパシタ製造方法

発明者:
出願人/特許権者:
代理人 (1件): 中川 周吉 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-090328
公開番号(公開出願番号):特開2002-026273
出願日: 2001年03月27日
公開日(公表日): 2002年01月25日
要約:
【要約】【課題】 Ru膜を下部電極として形成するとき表面粗さを改善してキャパシタの電気的特性を向上させることができる半導体素子のキャパシタ製造方法を提供すること。【解決手段】 本発明に係る半導体素子のキャパシタ製造方法は、所定の構造が形成された半導体基板上に第1Ru膜を蒸着する段階と、Ar及びH2の混合プラズマを励起させて前記第1Ru膜を処理する段階と、前記第1Ru膜上に第2Ru膜を蒸着して2次に蒸着されたRu膜を形成した後、パターニングして下部電極を形成する段階と、全体構造上にTa2O5膜を形成する段階と、全体構造上にTiN膜を形成した後、パターニングして上部電極を形成する段階とを含んでなることを特徴とする。
請求項(抜粋):
所定の構造が形成された半導体基板上に第1Ru膜を蒸着する段階と、Ar及びH2の混合プラズマを励起させて前記第1Ru膜を処理する段階と、前記第1Ru膜上に第2Ru膜を蒸着して2次に蒸着されたRu膜を形成した後、パターニングして下部電極を形成する段階と、全体構造上にTa2O5膜を形成する段階と、全体構造上にTiN膜を形成した後、パターニングして上部電極を形成する段階とを含んでなることを特徴とする半導体素子のキャパシタ製造方法。
IPC (7件):
H01L 27/04 ,  H01L 21/822 ,  H01L 21/285 ,  H01L 21/285 301 ,  H01L 21/316 ,  H01L 27/108 ,  H01L 21/8242
FI (5件):
H01L 21/285 C ,  H01L 21/285 301 Z ,  H01L 21/316 X ,  H01L 27/04 C ,  H01L 27/10 621 C
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る