特許
J-GLOBAL ID：200903054407854703

半導体装置の製造方法

発明者：
三坂 栄一

三坂 栄一 について

, 
関根 正行

関根 正行 について

, 
石丸 治

石丸 治 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-178248
公開番号（公開出願番号）：特開2001-007046
出願日： 1999年06月24日
公開日（公表日）： 2001年01月12日
要約：
【要約】【課題】 イオン注入工程時にマスクとして用いたレジスト膜の除去工程の改善を図る。【解決手段】 半導体基板1に形成した拡散層2上のチタンシリサイド膜3を被覆するTEOS膜4,6及びBPSG膜5等から成る層間絶縁膜上に形成したレジスト膜7をマスクにして、前記層間絶縁膜を介して前記基板1上にコンタクトするコンタクト孔8を形成した後に、前記レジスト膜7を除去する工程を有するもので、前記レジスト膜7の除去工程が、O2プラズマによるアッシング工程と、アルゴンガスによる逆スパッタ工程と、硫酸と過酸化水素水による洗浄処理工程とから成ることを特徴とする。
請求項（抜粋）：
半導体基板上のCVD酸化膜,BPSG膜等から成る層間絶縁膜上に形成したレジスト膜をマスクにして前記層間絶縁膜を介して前記基板上にコンタクトするコンタクト孔を形成した後に、前記レジスト膜を除去する工程を有する半導体装置の製造方法において、前記レジスト膜の除去工程が、灰化処理工程と、不活性ガスによる逆スパッタ工程と、洗浄処理工程とから成ることを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/28 ,  H01L 21/768 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (4件)：
H01L 21/28 L ,  H01L 21/90 C ,  H01L 27/10 434 ,  H01L 29/78 371
Fターム (72件)：
4M104AA01 ,  4M104BB25 ,  4M104CC01 ,  4M104DD08 ,  4M104DD12 ,  4M104DD16 ,  4M104DD19 ,  4M104DD21 ,  4M104EE12 ,  4M104EE15 ,  4M104FF22 ,  4M104GG16 ,  4M104HH13 ,  4M104HH20 ,  5F001AA01 ,  5F001AB03 ,  5F001AB08 ,  5F001AD16 ,  5F001AF25 ,  5F001AG10 ,  5F001AG12 ,  5F001AG17 ,  5F001AG29 ,  5F033HH08 ,  5F033HH09 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK27 ,  5F033NN03 ,  5F033NN07 ,  5F033NN32 ,  5F033QQ07 ,  5F033QQ09 ,  5F033QQ14 ,  5F033QQ15 ,  5F033QQ26 ,  5F033QQ37 ,  5F033QQ58 ,  5F033QQ91 ,  5F033RR04 ,  5F033RR15 ,  5F033SS04 ,  5F033SS11 ,  5F033TT02 ,  5F033VV16 ,  5F033XX00 ,  5F033XX21 ,  5F083EP02 ,  5F083EP23 ,  5F083EP24 ,  5F083EP62 ,  5F083GA02 ,  5F083GA27 ,  5F083GA30 ,  5F083JA35 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083JA56 ,  5F083MA04 ,  5F083MA05 ,  5F083MA06 ,  5F083MA20 ,  5F083NA08 ,  5F083PR00 ,  5F083PR03 ,  5F083PR05 ,  5F083PR22 ,  5F083PR36
引用特許：
出願人引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM