特許
J-GLOBAL ID：200903054449357793
メモリへのアクセス速度を向上させる方法とシステム
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
沢田 雅男
公報種別：公表公報
出願番号（国際出願番号）：特願2002-591996
公開番号（公開出願番号）：特表2004-520658
出願日： 2002年05月21日
公開日（公表日）： 2004年07月08日
要約：
【課題】いくつかのバンクを有するメモリへのアクセスの速度と、そのようなメモリのコストに関する効率を高めること。【解決手段】いくつかのバンクを有するメモリとデータ処理回路の間でデータを転送する方法であって、この方法が、- アクセス要求(46, 47)を生成するステップであって、この要求が、アクセスのタイプを毎回定義し、かつ、その要求に適したシーケンスに従って配置される1つまたは複数のメモリ位置(46a-d, 47a-b)を指定する、アクセス要求を生成するステップと、- 処理される各要求について、指定されるメモリ位置からデータ処理回路に、またはこの逆方向にデータを転送するように、連続するシーケンスに従って要求を処理するステップであって、いくつかのバンクに関連付けられるメモリ位置(46a, 46b, 46c, 46d)を指定する要求(46)の処理が、この要求に関連付けられるシーケンスとは異なるシーケンスでインタフェースとメモリ位置の間でのデータの転送を可能にする、要求を処理するステップと、を有する。
請求項（抜粋）：
いくつかのバンクを有するメモリと、データを処理するための回路との間で、適切なインタフェースを介してデータを転送する方法であって、当該方法が、
-アクセス要求を生成するステップであって、当該アクセス要求が、前記読み取りタイプと前記書き込みタイプのいずれかのアクセスのタイプを毎回定義し、かつ、各要求に適したシーケンスに従って配置される1つまたは複数のメモリ位置を指定する、アクセス要求を生成するステップと、
-連続するシーケンスに従って前記要求を処理するステップであって、処理される各要求について、当該要求によって定義される前記アクセスのタイプに応じて、前記要求によって指定される前記メモリ位置から前記インタフェースを通じて前記データ処理回路に、またはこの逆方向に、データを転送するために、前記要求を処理するステップであって、
いくつかのバンクに関連付けられるメモリ位置を指定する要求の前記処理が、前記インタフェースと前記メモリ位置の1つの部分との間での前記データ転送の準備を、遅くとも、前記インタフェースと当該メモリ位置の別の部分との間での前記データ転送を実現している間に行うために、当該要求に関連付けられる前記シーケンスとは異なるシーケンスで前記インタフェースと前記メモリ位置の間でのデータ転送を可能にする、前記要求を処理するステップと、
を有する、データを転送する方法。
IPC (1件)：
FI (1件)：
Fターム (2件)：
引用特許：
前のページに戻る
