特許
J-GLOBAL ID：200903054476389982

半導体装置の製造方法

発明者：
香西 克彦

香西 克彦 について


出願人/特許権者：
アオイ電子株式会社

アオイ電子株式会社 について


代理人 (1件)： 澁谷 孝
公報種別：公開公報
出願番号（国際出願番号）：特願2005-045284
公開番号（公開出願番号）：特開2006-237051
出願日： 2005年02月22日
公開日（公表日）： 2006年09月07日
要約：
【課題】撮像用半導体素子の受光部に異物が付着するのを防止できるとともに薄型化を可能にした撮像用半導体装置の製造方法を提供する。【解決手段】半導体ウェハーに形成された複数の撮像用半導体素子の受光部に保護膜を形成し、半導体ウエハーを撮像用半導体素子毎に分割し、分割された半導体素子を大判の回路基板へ実装し、各半導体素子と前記大判の回路基板の配線とをワイヤにてボンディングし、保護膜、ワイヤ及び複数の半導体素子全体を覆うように樹脂で封止し、保護膜の表面が露出するまで樹脂を研摩し、保護膜を除去し、半導体素子、研摩された樹脂上に光学的に透明なカバーガラスを貼り付け、大判の回路基板を切断して個別の半導体装置に分割する。樹脂パッケージ8aを可能なかぎり薄く、空洞部10の高さを可能なかぎり低くできる光学用モジュールに好適な半導体装置を得る。【選択図】 図7
請求項（抜粋）：
半導体ウェハーに形成された複数の撮像用半導体素子の各受光部に保護膜を形成する工程と、 前記半導体ウエハーを撮像用半導体素子毎に分割する工程と、 前記分割された撮像用半導体素子を大判の回路基板へ実装する工程と、 前記各撮像用半導体素子と前記大判の回路基板の配線とをワイヤにてボンディングする工程と、 前記保護膜、前記ワイヤ及び前記複数の撮像用半導体素子全体を覆うように樹脂で封止する工程と、 前記保護膜の表面が露出するまで前記樹脂を研摩する工程と、 前記保護膜を除去する工程と、 前記撮像用半導体素子、前記研摩された樹脂上にカバーを貼り付ける工程と、 前記大判の回路基板を切断して個別の撮像用半導体装置に分割する工程と、 を有することを特徴とする撮像用半導体装置の製造方法。
IPC (4件)：
H01L 27/14 ,  H01L 23/02 ,  H01L 23/08 ,  H04N 5/335
FI (4件)：
H01L27/14 D ,  H01L23/02 F ,  H01L23/08 A ,  H04N5/335 V
Fターム (14件)：
4M118AA08 ,  4M118AA10 ,  4M118AB01 ,  4M118AB10 ,  4M118HA02 ,  4M118HA11 ,  4M118HA24 ,  4M118HA25 ,  4M118HA30 ,  5C024CY47 ,  5C024EX22 ,  5C024EX23 ,  5C024EX24 ,  5C024EX25
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM