特許

J-GLOBAL ID：200903054485046915

システム設計段階におけるシミュレーション方法、その装置及びそのプログラムを記憶した記憶媒体

発明者： 笠 浩史 ,  黒川 秀文
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平11-254939
公開番号（公開出願番号）：特開2001-076027
出願日： 1999年09月08日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】 システムの開発期間の短縮化、開発の効率化及び最適化を実現する。【解決手段】 開示されるシステム設計段階におけるシミュレーション方法においては、CPU22,DMAC26〜29のシミュレーション・モデルは、本来の機能を記述したメイン部のシミュレーション・モデルと、バス34の制御に関する機能を記述したバス・インターフェイス部のシミュレーション・モデルとからなる。バス・インターフェイス部のシミュレーション・モデルは、バス34の制御に関する複数個の関数を用いて記述され、メイン部のシミュレーション・モデルは、バス34の制御については、これらの関数を呼び出す形式で記述される。

請求項（抜粋）：

少なくとも1個のバス・マスタと少なくとも1個のバス・スレーブとをバスを介して接続して構成したシステムについて、前記少なくとも1個のバス・マスタ、前記少なくとも1個のバス・スレーブ及び前記バスについて作成された各シミュレーション・モデルに基づいてその動作をシミュレーションするシステム設計段階におけるシミュレーション方法であって、前記バス・マスタのシミュレーション・モデルは、本来の機能を記述したメイン部のシミュレーション・モデルと、前記バスの制御に関する機能を記述したバス・インターフェイス部のシミュレーション・モデルとからなり、前記バス・インターフェイス部のシミュレーション・モデルは、前記バスの制御に関する複数個の関数を用いて記述され、前記メイン部のシミュレーション・モデルは、前記バスの制御については、前記関数を呼び出す形式で記述されることを特徴とするシステム設計段階におけるシミュレーション方法。

IPC (2件)：

G06F 17/50 ,  G06F 13/362 510

FI (2件)：

G06F 15/60 664 A ,  G06F 13/362 510 Z

Fターム (7件)：

5B046AA08 ,  5B046BA03 ,  5B046JA04 ,  5B061BA01 ,  5B061BB01 ,  5B061QQ05 ,  5B061RR03

引用特許：

審査官引用 (3件)

• バス調停シミュレーション方法、最適バス調停方式決定方法、バス調停シミュレーションプログラムを記録したコンピュータ読み取り可能な記録媒体、及び最適バス調停方式決定プログラムを記録したコンピュータ読み取り可能な記録媒体
  公報種別：公開公報   出願番号：特願平9-151015   出願人：株式会社東芝
• 双方向バスの論理シミュレーション方法
  公報種別：公開公報   出願番号：特願平9-229266   出願人：三菱電機株式会社
• 論理回路シミユレーシヨン装置
  公報種別：公開公報   出願番号：特願平3-082311   出願人：沖電気工業株式会社