特許
J-GLOBAL ID:200903054521431359
半導体デバイス設計支援装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-236008
公開番号(公開出願番号):特開平10-124567
出願日: 1997年09月01日
公開日(公表日): 1998年05月15日
要約:
【要約】【課題】レイアウト設計を行いつつレイアウトパターンに依存する寄生の効果を含めて様々な解析ができるようにし、解析結果を設計に活かせるようにした半導体デバイス設計支援装置を提供すること。【解決手段】演算条件等を入力する手段7と、LSIの回路要素の形状や配置、配線、及び物性定数、製造条件などの情報を入力する手段1と、これら入力された情報や解析結果を表示する表示手段3と、前記情報から線形素子、非線形素子、配線などの回路要素を抽出し等価モデルを作成する手段4と、これにより得られた等価モデルを数値的に解析可能なデータ形式に変換するデータ形式変換手段6と、この変換されたデータと前記演算条件をもとに、前記抽出した等価モデルを数値的に解析する演算手段8と、前記演算手段の演算結果を前記表示手段に出力する出力手段9とを具備して構成する。
請求項(抜粋):
半導体集積回路を構成する回路要素の形状や配置状況、配線、及び物性定数、製造条件および演算条件等の情報を入力する入力手段と、これら入力された情報や解析結果を表示する表示手段と、前記情報から線形素子、非線形素子、配線等の回路要素を抽出し、等価モデルを作成する等価モデル作成手段と、前記等価モデル作成手段により得られた等価モデルを数値的に解析可能なデータ形式に変換するデータ形式変換手段と、前記データ形式変換手段により変換されたデータと前記演算条件をもとに、前記抽出した等価モデルを数値的に解析する演算手段と、前記演算手段の演算結果を前記表示手段に出力する出力手段と、を具備して構成することを特徴とする半導体デバイス設計支援装置。
IPC (2件):
FI (4件):
G06F 15/60 662 G
, G06F 15/60 666 A
, G06F 15/60 666 S
, H01L 21/82 C
引用特許: