特許
J-GLOBAL ID：200903054685409044

半導体デバイス及びその製造方法

発明者：
ツァン キンチュン

ツァン キンチュン について

, 
リュ セイ-ヒュン

リュ セイ-ヒュン について

, 
アナント ケー.アガーワル

アナント ケー.アガーワル について


出願人/特許権者：
クリー インコーポレイテッド

クリー インコーポレイテッド について


代理人 (2件)： 谷 義一 ,  阿部 和夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-199468
公開番号（公開出願番号）：特開2008-042198
出願日： 2007年07月31日
公開日（公表日）： 2008年02月21日
要約：
【課題】接合障壁ショットキーダイオード及びその製造方法を提供すること。【解決手段】第1の導電型を有する半導体層と、この半導体層上にあり、半導体層と共にショットキー接合部を形成する金属接点と、半導体層内に半導体領域とを含んでいる。半導体領域と半導体層とが、第1のp-n接合部を、ショットキー接合部と並列に形成する。第1のp-n接合部は、ショットキー接合部に逆バイアスがかけられたとき、ショットキー接合部に隣接する半導体層内に空乏領域を発生させるように構成され、それによってショットキー接合部を通る逆漏れ電流が制限される。第1のp-n接合部は、ショットキー接合部に逆バイアスがかけられたとき、第1のp-n接合部のパンチスルーが、ショットキー接合部の降伏電圧よりも低い電圧で起こるように構成される。【選択図】図2
請求項（抜粋）：
第1の導電型で、活性領域がその中に構成された表面を有する半導体層と、 前記活性領域内に配置され、前記第1の導電型とは反対の第2の導電型で、第1のドーパント濃度を有し、前記活性領域内に前記半導体層の複数の露出部分を構成する複数の離隔された第1のドープ領域と、 前記半導体層内に配置され、前記第2の導電型で、前記第1のドーパント濃度よりも高い第2のドーパント濃度を有する第2のドープ領域と、 前記半導体層の前記表面上に配置され、該半導体層の前記構成された露出部分とともにショットキー接合部を構成し、かつ前記第2のドープ領域とともにオーム接点を構成する金属層と を備えていることを特徴とする半導体デバイス。
IPC (3件)：
H01L 29/47 ,  H01L 29/872 ,  H01L 29/861
FI (4件)：
H01L29/48 F ,  H01L29/48 D ,  H01L29/91 F ,  H01L29/91 K
Fターム (12件)：
4M104AA03 ,  4M104AA04 ,  4M104AA05 ,  4M104BB02 ,  4M104BB05 ,  4M104BB14 ,  4M104DD26 ,  4M104FF10 ,  4M104FF13 ,  4M104FF32 ,  4M104FF34 ,  4M104GG03
引用特許：
出願人引用 (4件)
  • 米国特許第6,104,043号明細書
  • 米国特許第6,524,900号明細書
  • 公開PCT出願国際公開第97/08754号パンフレット
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM