特許
J-GLOBAL ID：200903054734238463

ヘテロ接合電界効果トランジスタ

発明者：
東脇 正高

東脇 正高 について


出願人/特許権者：
独立行政法人情報通信研究機構

独立行政法人情報通信研究機構 について


代理人 (4件)： 小林 浩 ,  片山 英二 ,  小林 純子 ,  廣瀬 隆行
公報種別：公開公報
出願番号（国際出願番号）：特願2004-078228
公開番号（公開出願番号）：特開2005-268493
出願日： 2004年03月18日
公開日（公表日）： 2005年09月29日
要約：
【課題】 高出力、高耐圧、高速、高周波化などを達成し得るGaN系ヘテロ接合トランジスタを提供する。 【解決手段】 上記課題は、基板上(2)に、バッファ層(3)、チャネル層(4)、スペーサー層(5)、障壁層(6)をこの順に形成した電界効果トランジスタであって、前記チャネル層は、GaNまたはInGaNからなり、前記障壁層は、一般式In1-xAlxN (I)で表されるInAlNからなり、一般式(I)中、xは、0.75<x<0.95で表される範囲の数であり、前記障壁層の厚さが3〜50nmであるヘテロ接合電界効果トランジスタなどにより解決される。 【選択図】 図1
請求項（抜粋）：
GaNまたはInGaNからなるチャネル層と、 下記一般式(I)で表されるInAlNからなる障壁層と含むヘテロ構造を有する電界効果トランジスタ。 In1-xAlxN (I)
IPC (3件)：
H01L21/338 ,  H01L29/778 ,  H01L29/812
FI (2件)：
H01L29/80 H ,  H01L29/80 Q
Fターム (13件)：
5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GM08 ,  5F102GQ01 ,  5F102HC01
引用特許：
出願人引用 (2件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM