特許
J-GLOBAL ID:200903054755607388

半導体ウェーハの製造方法

発明者:
出願人/特許権者:
代理人 (1件): 好宮 幹夫
公報種別:公開公報
出願番号(国際出願番号):特願2005-049170
公開番号(公開出願番号):特開2006-237235
出願日: 2005年02月24日
公開日(公表日): 2006年09月07日
要約:
【課題】ミスフィット転位が発生せず、十分な歪みを有し、様々な仕様のデバイス設計に対応できる厚さの歪Si層が形成された半導体ウェーハの製造方法を提供する。【解決手段】半導体ウェーハの製造方法であって、少なくとも、シリコン単結晶ウェーハの表面に層の堆積温度における臨界膜厚以下のSi1-XGeX層(0<X<1)及び後の緩和熱処理温度における臨界膜厚以下のSi層を順次形成し、前記Si層を通して水素イオン、希ガスイオン、またはSiイオンの少なくとも一種類を注入することにより前記シリコン単結晶ウェーハ内部に緩和用イオン注入層を形成し、その後緩和熱処理を行なうことにより前記Si1-XGeX層を格子緩和させるとともに前記Si層に格子歪を導入して歪Si層を形成した後、前記歪Si層の表面にSiを堆積させて該歪Si層の厚さを増加させることを特徴とする半導体ウェーハの製造方法。【選択図】図1
請求項(抜粋):
半導体ウェーハの製造方法であって、少なくとも、シリコン単結晶ウェーハの表面に層の堆積温度における臨界膜厚以下のSi1-XGeX層(0<X<1)及び後の緩和熱処理温度における臨界膜厚以下のSi層を順次形成し、前記Si層を通して水素イオン、希ガスイオン、またはSiイオンの少なくとも一種類を注入することにより前記シリコン単結晶ウェーハ内部に緩和用イオン注入層を形成し、その後緩和熱処理を行なうことにより前記Si1-XGeX層を格子緩和させるとともに前記Si層に格子歪を導入して歪Si層を形成した後、前記歪Si層の表面にSiを堆積させて該歪Si層の厚さを増加させることを特徴とする半導体ウェーハの製造方法。
IPC (4件):
H01L 27/12 ,  H01L 21/02 ,  H01L 21/20 ,  H01L 21/762
FI (3件):
H01L27/12 B ,  H01L21/20 ,  H01L21/76 D
Fターム (32件):
5F032AA91 ,  5F032CA09 ,  5F032DA12 ,  5F032DA21 ,  5F032DA24 ,  5F032DA28 ,  5F032DA33 ,  5F032DA34 ,  5F032DA60 ,  5F032DA71 ,  5F032DA74 ,  5F032DA78 ,  5F152LL03 ,  5F152LL09 ,  5F152LM09 ,  5F152LN03 ,  5F152LN04 ,  5F152LN07 ,  5F152LN08 ,  5F152LN21 ,  5F152LP01 ,  5F152LP02 ,  5F152LP04 ,  5F152LP09 ,  5F152MM19 ,  5F152NN02 ,  5F152NN03 ,  5F152NN05 ,  5F152NN12 ,  5F152NN16 ,  5F152NP04 ,  5F152NQ03
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る