特許
J-GLOBAL ID：200903054835865418

シリコン半導体基板及びその製造方法

発明者：
長谷部 政美

長谷部 政美 について

, 
中居 克彦

中居 克彦 について

, 
岩崎 俊夫

岩崎 俊夫 について

, 
大橋 渡

大橋 渡 について

, 
碇 敦

碇 敦 について


出願人/特許権者：
新日本製鐵株式会社

新日本製鐵株式会社 について

, 
ニッテツ電子株式会社

ニッテツ電子株式会社 について


代理人 (1件)： 八田 幹雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-084916
公開番号（公開出願番号）：特開2000-109396
出願日： 1999年03月26日
公開日（公表日）： 2000年04月18日
要約：
【要約】【課題】 エピタキシャル層内及びエピタキシャル層とサブストレートウェハの界面付近の欠陥発生が極めて少なく、デバイス製造熱処理工程を経てもエピタキシャル層への結晶欠陥の発生を防止し、又、ウェハ内部析出物が十分あるためデバイスプロセス熱処理におけるゲッタリング能力に優れたシリコン半導体基板及びその製造方法を提供する。【解決手段】 特定の窒素濃度や欠陥密度を含有するシリコンウェハをサブストレートウェハとし、 その表面にエピタキシャル層を堆積してなるシリコン半導体基板とすることにより、上記目的を達成できる。このシリコン半導体基板は、CZ法により窒素濃度や結晶育成中の温度履歴を制御して育成した単結晶をウェハ加工し、さらにエピタキシャル層を堆積成長することで製造できる。
請求項（抜粋）：
窒素含有量が1.0×1013atoms/cm3 以上1.0×1016atoms/cm3 以下であるシリコンウェハをサブストレートウェハとしその表面に、エピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とするシリコン半導体基板。
IPC (4件)：
C30B 29/06 ,  C30B 29/06 502 ,  H01L 21/20 ,  H01L 21/322
FI (4件)：
C30B 29/06 A ,  C30B 29/06 502 H ,  H01L 21/20 ,  H01L 21/322 Y
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (11件)
全件表示
引用文献：
出願人引用 (2件)

前のページに戻る

TOP

BOTTOM