特許
J-GLOBAL ID:200903054851501388

半導体装置の製造方法および半導体装置

発明者:
出願人/特許権者:
代理人 (2件): 上柳 雅誉 ,  須澤 修
公報種別:公開公報
出願番号(国際出願番号):特願2006-084936
公開番号(公開出願番号):特開2007-266030
出願日: 2006年03月27日
公開日(公表日): 2007年10月11日
要約:
【課題】孔の中や溝の中などに金属材料を埋め込んだ際のカバレッジ性を向上させることができる半導体装置の製造方法および半導体装置を提供する。【解決手段】半導体装置91の製造方法は、まず、基板51上に低透過率のレジスト膜22を形成する。次に、ホログラフィック露光装置11を用いてレジスト膜22を露光及び現像する。これにより、ホログラフィック露光装置11側が広いテーパ状の開口孔62aを有する第1レジストパターン61aを形成することができる。この第1レジストパターン61aをマスクとしてシリコン酸化膜53を異方性にエッチングするとともに、第1レジストパターン61aも異方性にエッチングする。これにより、第1レジストパターン61aの形状から第2レジストパターン61bの形状にすることができ、口元が広いテーパ状のコンタクトホールを形成することが可能となる。【選択図】図7
請求項(抜粋):
基板の能動面上に形成された被加工対象層上に、開口孔を有する第1レジストパターン を形成する第1レジストパターン形成工程と、 前記第1レジストパターンをマスクとして前記被加工対象層にエッチング処理を施すと ともに前記開口孔を広げるようにエッチング処理を施すことにより、前記開口孔を広げな がら前記被加工対象層に口元が広いテーパ状の凹部又は溝部を形成する第1エッチング工 程と、 前記凹部又は前記溝部の中に金属膜を埋め込む埋込工程と、 を有することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/320 ,  H01L 21/768 ,  H01L 21/28
FI (4件):
H01L21/88 F ,  H01L21/90 A ,  H01L21/90 C ,  H01L21/28 L
Fターム (31件):
4M104BB14 ,  4M104DD07 ,  4M104DD08 ,  4M104DD12 ,  4M104DD13 ,  4M104DD16 ,  4M104FF13 ,  4M104FF22 ,  4M104HH13 ,  5F033HH08 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ08 ,  5F033JJ18 ,  5F033JJ33 ,  5F033KK01 ,  5F033MM08 ,  5F033MM19 ,  5F033NN06 ,  5F033NN07 ,  5F033NN31 ,  5F033NN32 ,  5F033PP15 ,  5F033QQ01 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ16 ,  5F033QQ26 ,  5F033QQ37 ,  5F033RR04 ,  5F033XX02
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る