特許
J-GLOBAL ID:200903054895105110
回路設計装置、回路設計方法および回路設計プログラムを格納したコンピュータ読取り可能な記録媒体
発明者:
出願人/特許権者:
代理人 (1件):
三好 秀和 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-269354
公開番号(公開出願番号):特開2001-092868
出願日: 1999年09月22日
公開日(公表日): 2001年04月06日
要約:
【要約】【課題】 集積回路製造処理に要する労力および時間を削減する。【解決手段】 回路設計情報に基づいて集積回路内の電源配線を生成する電源配線生成手段111と、電源配線および集積回路内の電源系のRLC成分から構成される電源系ネットワークを抽出する電源系ネットワーク抽出手段112と、電源系ネットワークに係る電源系ノイズ特性を抽出する電源系ノイズ特性抽出手段113と、電源系ノイズ特性を用いて電源系ノイズが最適となるように集積回路内のセル配置を行なう最適化処理手段114と、セル配置に対して自動配線処理を施し、マスクパターン情報を生成・出力する自動配線手段115とを備える。
請求項(抜粋):
集積回路を製造するためのマスクパターンを設計する回路設計装置において、回路設計情報に基づいて集積回路内の電源配線を生成する電源配線生成手段と、前記電源配線および集積回路内の電源系のRLC成分から構成される電源系ネットワークを抽出する電源系ネットワーク抽出手段と、前記電源系ネットワークに係る電源系ノイズ特性を抽出する電源系ノイズ特性抽出手段と、前記電源系ノイズ特性を用いて電源系ノイズが最適となるように集積回路内のセル配置を行なう最適化処理手段と、前記セル配置に対して自動配線処理を施し、マスクパターン情報を生成・出力する自動配線手段とを備えることを特徴とする回路設計装置。
IPC (3件):
G06F 17/50
, G01R 31/28
, H01L 21/82
FI (7件):
G06F 15/60 658 K
, G01R 31/28 F
, G06F 15/60 658 N
, G06F 15/60 658 V
, G06F 15/60 658 A
, G06F 15/60 666 V
, H01L 21/82 C
Fターム (15件):
2G032AA01
, 2G032AB20
, 2G032AC08
, 5B046AA08
, 5B046BA04
, 5B046BA06
, 5B046JA01
, 5F064DD03
, 5F064EE02
, 5F064EE45
, 5F064EE52
, 5F064HH06
, 5F064HH12
, 9A001JJ48
, 9A001KK54
引用特許: