特許
J-GLOBAL ID：200903055030388334

車載用電子制御装置とプログラム書換装置

発明者：
早川 満

早川 満 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 大岩 増雄
公報種別：公開公報
出願番号（国際出願番号）：特願平11-262435
公開番号（公開出願番号）：特開2001-084134
出願日： 1999年09月16日
公開日（公表日）： 2001年03月30日
要約：
【要約】【課題】 複数ブロックに分割されてプログラムが格納される記憶装置の、書き換え時における書き換えミスを防止し、CPUの暴走を未然に防止する。【解決手段】 プログラムの実行を行うCPU7と、このCPU7の指令に基づきセンサ類4からの入力処理とアクチュエータ類5に対する出力処理とプログラム書換装置9との入出力処理とを行う周辺回路6と、センサ類4からの入力処理とアクチュエータ類5に対する出力処理とCPU7の演算処理とのプログラムやデータを格納すると共に、複数の記憶ブロックに分割されて記憶ブロック毎に各種プログラムが格納される記憶装置8とを備え、記憶装置8の各記憶ブロックにはプログラムやデータの良否を示すフラグ17、ないし、20が共に格納され、このフラグ17、ないし、20が、プログラムが書き込まれ、このプログラムが照合されて良否が確認された後に書き込まれるようにしたものである。
請求項（抜粋）：
プログラムの実行を行うCPU、このCPUの指令に基づきセンサ類からの入力処理とアクチュエータ類に対する出力処理とプログラム書換装置との入出力処理とを行う周辺回路、前記センサ類からの入力処理と前記アクチュエータ類に対する出力処理と前記CPUの演算処理とのプログラムやデータが格納されると共に、複数の記憶ブロックに分割されてこの記憶ブロック毎に前記の各種プログラムやデータが格納された記憶装置を備え、この記憶装置の各記憶ブロックには格納された前記各プログラムやデータの良否を示すフラグが共に格納され、このフラグが前記記憶ブロックにプログラムが書き込まれ、このプログラムが照合されて良否が確認された後に書き込まれるように構成されたことを特徴とする車載用電子制御装置。
IPC (4件)：
G06F 9/06 540 ,  F02D 41/26 ,  F02D 45/00 ,  G06F 12/14 310
FI (4件)：
G06F 9/06 540 L ,  F02D 41/26 ,  F02D 45/00 ,  G06F 12/14 310 F
Fターム (19件)：
3G084BA33 ,  3G084DA27 ,  3G084DA31 ,  3G084EB02 ,  3G084EB06 ,  3G084EB07 ,  3G084EB22 ,  3G301JB03 ,  3G301JB09 ,  3G301JB10 ,  3G301NC01 ,  3G301NC07 ,  5B017AA08 ,  5B017BA09 ,  5B017CA12 ,  5B017CA15 ,  5B076CA01 ,  5B076CA07 ,  5B076EB03
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM