埋込み固定論理回路をサポートする相互接続ロジックを有するプログラマブルゲートアレイ

発明者： , , , ,
出願人/特許権者：
代理人 (6件)：深見久郎 , 森田俊雄 , 仲村義平 , 堀井豊 , 野田久登 , 酒井將行
公報種別：公表公報
出願番号（国際出願番号）：特願2003-533144
公開番号（公開出願番号）：特表2005-512359
出願日： 2002年09月23日
公開日（公表日）： 2005年04月28日
要約：

埋込まれた固定の論理回路と、プログラマブルゲートアレイのプログラム可能ロジック構造との接続を、相互接続ロジックによって行なうことで、この固定論理回路はプログラム可能ロジック構造を延長したものとして機能する。相互接続ロジックは相互接続タイルを含み、さらにインターフェイスロジックを含み得る。相互接続タイルは、固定論理回路の入力および/または出力と、プログラム可能ロジック構造の相互接続との間で選択的な接続を行なう。インターフェイスロジックを含めた場合、これは固定論理回路とプログラム可能ロジック構造との間のデータ転送を条件付ける論理回路となる。

請求項（抜粋）：

プログラマブルゲートアレイであって、プログラム可能ロジック構造と、少なくとも1つの入力および少なくとも1つの出力を有する第1の固定論理回路とを備え、前記第1の固定論理回路は物理的にプログラム可能ロジック構造内に位置し、前記プログラマブルゲートアレイはさらに、前記第1の固定論理回路の前記少なくとも1つの入力および前記少なくとも1つの出力をプログラム可能ロジック構造に結合するように動作可能な第1の相互接続ロジックを備え、第1のインターフェイスロジックは、前記第1の固定論理回路の前記少なくとも1つの入力に接続された第1のスイッチマトリクスと、前記第1の固定論理回路の前記少なくとも1つの出力に接続された第2のスイッチマトリクスと、第1のスイッチマトリクスに接続された第1の終端タイルと、第2のスイッチマトリクスに接続された第2の終端タイルとを含む、プログラマブルゲートアレイ。

IPC (2件)：

H03K19/173 , H01L21/82

FI (2件)：

H03K19/173 101 , H01L21/82 A

Fターム (19件)：

5F064AA07 , 5F064AA08 , 5F064BB02 , 5F064BB09 , 5F064BB10 , 5F064BB12 , 5F064BB13 , 5F064BB31 , 5F064DD07 , 5F064DD14 , 5F064DD25 , 5F064FF36 , 5F064FF52 , 5J042BA11 , 5J042CA20 , 5J042CA21 , 5J042DA01 , 5J042DA04 , 5J042DA06

引用特許：

審査官引用 (5件)

IP機能ブロックのフレキシブルな配置のためのPLDアーキテクチャ
公報種別：公開公報出願番号：特願2002-118440 出願人：アルテラ・コーポレーション
集積回路装置
公報種別：公開公報出願番号：特願平11-368305 出願人：株式会社リコー
半導体集積回路
公報種別：公開公報出願番号：特願平10-010150 出願人：株式会社アドバンテスト

全件表示

前のページに戻る