特許
J-GLOBAL ID：200903055131180351
同期式半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-227132
公開番号（公開出願番号）：特開平11-144461
出願日： 1998年08月11日
公開日（公表日）： 1999年05月28日
要約：
【要約】【課題】動作待機時の電流の消耗が少ない同期式半導体装置を提供する。【解決手段】信号感知器121、パワーダウンモード制御器111、論理ゲート131及び入力バッファ141を備える。信号感知器121は外部から入力される制御信号CSを感知しパワーダウン信号PPDを発生する。パワーダウンモード制御器111はクロックイネーブル信号CKEに応答しパワーダウンモード信号PCKEを発生する。論理ゲート131はパワーダウン信号PPDとパワーダウンモード信号PCKEとの論理積を反転した信号PBPUBを出力する。入力バッファ141は信号PBPUBが論理'0'であれば外部から入力される信号を出力し、信号PBPUB論理'1'であれば動作しない。
請求項（抜粋）：
外部から入力される制御信号を感知してパワーダウン信号を発生する信号感知器と、前記パワーダウン信号により制御される少なくとも1つの入力バッファと、を具備し、前記少なくとも1つのバッファは、前記制御信号が活性化されている場合は動作して外部から入力される信号を出力し、前記制御信号が非活性化されている場合は動作しないことを特徴とする同期式半導体装置。
IPC (5件)：
G11C 11/407
, G11C 11/409
, H01L 21/8238
, H01L 27/092
, H03K 19/0175
G11C 11/34 362 S
, G11C 11/34 354 P
, H01L 27/08 321 L
, H03K 19/00 101 K
