特許

J-GLOBAL ID：200903055272664646

半導体装置および半導体装置の製造方法

発明者： 藤田 敬次 ,  中田 錬平 ,  宮島 秀史
出願人/特許権者： 株式会社東芝
代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-324104
公開番号（公開出願番号）：特開2004-158704
出願日： 2002年11月07日
公開日（公表日）： 2004年06月03日
要約：

【課題】比誘電率が十分に低い絶縁膜を有し、信頼性の高い半導体装置を提供する。【解決手段】半導体基板(1)と、前記半導体基板上に形成された比誘電率2.5以下の第1の絶縁材からなるポーラス絶縁膜(2)と、前記ポーラス絶縁膜に埋め込まれたプラグおよび配線層の少なくとも一方(6)とを具備する半導体装置である。前記ポーラス絶縁膜におけるポア(3)の少なくとも一部は、内壁に前記第1の絶縁材とは異なる第2の絶縁材の層(4)を有することを特徴とする。【選択図】 図1

請求項（抜粋）：

半導体基板と、 前記半導体基板上に形成された第1の絶縁材からなる比誘電率2.5以下のポーラス絶縁膜と、 前記ポーラス絶縁膜に埋め込まれたプラグおよび配線層の少なくとも一方とを具備し、 前記ポーラス絶縁膜におけるポアの少なくとも一部は、内壁に前記第1の絶縁材とは異なる第2の絶縁材の層を有することを特徴とする半導体装置。

IPC (2件)：

H01L21/768 ,  H01L21/316

FI (3件)：

H01L21/90 V ,  H01L21/316 P ,  H01L21/90 J

Fターム (24件)：

5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN07 ,  5F033QQ54 ,  5F033QQ74 ,  5F033QQ76 ,  5F033RR04 ,  5F033RR21 ,  5F033RR23 ,  5F033RR25 ,  5F033RR29 ,  5F033SS11 ,  5F033SS22 ,  5F033WW01 ,  5F033WW09 ,  5F033XX24 ,  5F033XX28 ,  5F058AG10 ,  5F058BH03 ,  5F058BH20

引用特許：

出願人引用 (4件)

• 交互層蒸着前の保護層
  公報種別：公開公報   出願番号：特願2001-144436   出願人：エイエスエムマイクロケミストリオーワイ
• 配線形成方法
  公報種別：公開公報   出願番号：特願平9-035269   出願人：ソニー株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-264016   出願人：ソニー株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2002-157970   出願人：富士通株式会社

審査官引用 (1件)

• 交互層蒸着前の保護層
  公報種別：公開公報   出願番号：特願2001-144436   出願人：エイエスエムマイクロケミストリオーワイ