特許

J-GLOBAL ID：200903055300536560

半導体集積回路装置

発明者： 辻本 光一
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 新居 広守
公報種別：公開公報
出願番号（国際出願番号）：特願2004-349005
公開番号（公開出願番号）：特開2006-156907
出願日： 2004年12月01日
公開日（公表日）： 2006年06月15日
要約：

【課題】 内部回路に対して基板のノイズが伝わることを防止しつつ、静電破壊耐圧が高く過電圧に対する保護能力が向上できる半導体集積回路装置を提供する。【解決手段】 電源保護回路を構成する素子の第2のPウェル3の底面に電源ラインと接続される第2のNウェル7を埋設していないため、電源ラインを基準としてI/O線やVss線に負のサージが入った場合でも、保護素子のNMOSトランジスタのドレイン領域32と第2のNウェル7の間に形成される寄生NPNトランジスタTr1のコレクタに過電流が集中することがなく、保護素子の破壊を防止でき内部回路の静電破壊耐圧が大幅に向上できる。【選択図】 図1

請求項（抜粋）：

第1導電型の半導体基板上に形成された半導体集積回路装置であって、 第1導電型の第1ウェルと前記第1ウェル内に形成された第2導電型の第1MIS(Metal-Insulator-Semiconductor)トランジスタと、第2導電型の第2ウェルと前記第2ウェル内に形成された第1導電型の第2MISトランジスタとを有し、前記第1ウェルと前記第2ウェルとの底面に接して前記第1ウェルと前記第2ウェルとの下方のみに形成された前記第2ウェルより高濃度の第2導電型の埋め込み層を備えるインバータ回路からなる内部回路と、 接地ラインに入力されたサージ電圧を電源ラインに回避する電源保護回路と、 入出力信号線にサージ電圧が入力された場合に、電源ライン又は接地ラインにサージ電圧を回避する入出力保護回路と を備えることを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 21/823 ,  H01L 27/092 ,  H01L 27/06 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L27/08 321H ,  H01L27/06 311B ,  H01L27/06 311C ,  H01L27/04 H

Fターム (30件)：

5F038BH04 ,  5F038BH06 ,  5F038BH07 ,  5F038BH13 ,  5F038BH19 ,  5F038CD02 ,  5F038CD03 ,  5F038CD04 ,  5F038EZ13 ,  5F038EZ17 ,  5F038EZ20 ,  5F048AA02 ,  5F048AB04 ,  5F048AC03 ,  5F048BA01 ,  5F048BA12 ,  5F048BB05 ,  5F048BE02 ,  5F048BE03 ,  5F048BE04 ,  5F048BE09 ,  5F048BF15 ,  5F048BF16 ,  5F048BF18 ,  5F048CC06 ,  5F048CC08 ,  5F048CC10 ,  5F048CC15 ,  5F048CC16 ,  5F048CC19

引用特許：

出願人引用 (1件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平5-168053   出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2001-003501   出願人：三菱電機株式会社
• 話者認識装置
  公報種別：公開公報   出願番号：特願平9-015595   出願人：日本電気株式会社