特許
J-GLOBAL ID：200903055520631938

素子の配列方法、表示装置の製造方法、及び表示装置。

発明者：
菊谷 友志

菊谷 友志 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2002-009265
公開番号（公開出願番号）：特開2003-216052
出願日： 2002年01月17日
公開日（公表日）： 2003年07月30日
要約：
【要約】【課題】 基板上に素子を確実に自己整列して配列することができ、素子を効率良く且つ精度良く自己整列して配列させることができる素子の配列方法、さらには素子の自己整列により配列する表示装置の製造方法及び表示装置を提供することを目的とする。【解決手段】 基板上の素子を配列する配列位置に、素子の底部に嵌合する嵌合部を形成したり、その嵌合部の底部や側面及び素子のn側電極に磁性体膜を形成したりすることにより、基板上に複数の素子を散乱した後に基板に振動などの物理的外力を与えると、基板上の嵌合部に素子が確実に自己整列して効率良く且つ精度良く素子を配列することができ、また素子の位置ずれを回避することができる。
請求項（抜粋）：
基板上に素子を配列する素子の配列方法において、前記基板上の前記素子の配列位置及び前記素子の底部に磁性体膜を形成し、前記基板上に前記素子を散乱して前記素子が配列することを特徴とする素子の配列方法。
IPC (5件)：
G09F 9/00 338 ,  G02F 1/1368 ,  H01L 29/41 ,  H01L 31/02 ,  H01L 33/00
FI (5件)：
G09F 9/00 338 ,  G02F 1/1368 ,  H01L 33/00 N ,  H01L 29/44 L ,  H01L 31/02 B
Fターム (57件)：
2H092GA60 ,  2H092HA26 ,  2H092HA27 ,  2H092JA01 ,  2H092JA24 ,  2H092KA10 ,  2H092MA27 ,  2H092MA30 ,  2H092NA25 ,  2H092NA27 ,  2H092PA01 ,  4M104AA04 ,  4M104BB04 ,  4M104BB05 ,  4M104BB07 ,  4M104GG01 ,  4M104GG04 ,  4M104GG09 ,  4M104GG19 ,  5F041CA04 ,  5F041CA05 ,  5F041CA34 ,  5F041CA40 ,  5F041CA46 ,  5F041CA65 ,  5F041CA77 ,  5F041CA83 ,  5F041CA92 ,  5F041CA93 ,  5F041DA13 ,  5F041DA19 ,  5F041DA34 ,  5F041DA35 ,  5F041DA82 ,  5F041DB08 ,  5F041FF06 ,  5F088AA01 ,  5F088AB07 ,  5F088BA16 ,  5F088BA18 ,  5F088CB04 ,  5F088CB17 ,  5F088CB20 ,  5F088DA01 ,  5F088EA04 ,  5F088EA20 ,  5F088FA05 ,  5F088FA20 ,  5F088GA02 ,  5F088GA08 ,  5F088GA10 ,  5G435AA17 ,  5G435BB04 ,  5G435CC09 ,  5G435HH12 ,  5G435HH13 ,  5G435KK05
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM