半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：後藤洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-053345
公開番号（公開出願番号）：特開2001-244479
出願日： 2000年02月29日
公開日（公表日）： 2001年09月07日
要約：

【要約】【課題】チップ面積が一定とい条件下において、オン抵抗が小さく、高耐圧である半導体装置及びその半導体装置の製造方法を提供することにある。【解決手段】ガードリング層をエピタキシャル成長層の内部に組み込むことで、2段あるいは2段以上のガードリングを配置することで、ガードリング本数を増やし、高耐圧を維持しながらも、ガードリングに必要な面積を小さくすることによって、オン抵抗に必要な面積を大きくすることでオン抵抗を下げる。

請求項（抜粋）：

第1導電型のシリコン基板の主表面に該第1導電型のソース領域及び第2導電型のゲート領域を形成する工程と、前記第1導電型のドレイン領域を形成する工程からなる半導体装置の製造方法において、前記シリコン基板の表面上に複数本の第1列目のガードリングを形成する工程と、前記シリコン基板の内部に複数本の第2列目のガードリングを形成する工程を含むことを特徴とする半導体装置の製造方法。

Fターム (14件)：

5F102FA01 , 5F102FA02 , 5F102FB01 , 5F102GB06 , 5F102GC08 , 5F102GD04 , 5F102GJ03 , 5F102GL03 , 5F102GR00 , 5F102GR06 , 5F102GR13 , 5F102GS03 , 5F102HC01 , 5F102HC16

引用特許：

審査官引用 (10件)

特開昭51-142279
特開昭52-022888
特開昭53-066182

全件表示

前のページに戻る