特許

J-GLOBAL ID：200903055727475782

半導体装置

発明者： 松本 明 ,  井口 学 ,  小室 雅宏 ,  深瀬 匡
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 徳丸 達雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-324210
公開番号（公開出願番号）：特開2004-253773
出願日： 2003年09月17日
公開日（公表日）： 2004年09月09日
要約：

【課題】チップの有効領域を広げるためにシールリングをできるだけ外側に配置する必要があるが、チップコーナー部においてはクラックの干渉を受けやすいため、コーナー部での対クラック耐性を向上させたシールリングを提供することにある。【解決手段】チップコーナー部で内側にも突き出した小矩形形状を加え、さらにコーナー部のリングを多重化する。【選択図】 図2

請求項（抜粋）：

半導体基板上に設けられた複数の層間絶縁膜のそれぞれを貫通し、一体となってチップ内部を取り囲むようにチップ周辺に設けられる壁を備える半導体装置であって、前記壁は、チップコーナー部で前記チップの外側と内側とに角をもつ矩形形状を有することを特徴とする半導体装置。

IPC (4件)：

H01L21/822 ,  H01L21/3205 ,  H01L21/82 ,  H01L27/04

FI (3件)：

H01L27/04 D ,  H01L21/88 S ,  H01L21/82 W

Fターム (15件)：

5F033MM21 ,  5F033VV00 ,  5F033VV03 ,  5F033XX00 ,  5F033XX18 ,  5F033XX19 ,  5F038BH09 ,  5F038BH10 ,  5F038BH20 ,  5F038CD10 ,  5F038EZ20 ,  5F064BB35 ,  5F064EE17 ,  5F064EE22 ,  5F064EE60

引用特許：

出願人引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平10-318571   出願人：三菱電機株式会社

審査官引用 (2件)

• 半導体装置及びその製造方法並びに位相シフトマスク
  公報種別：公開公報   出願番号：特願2002-286687   出願人：富士通株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平11-225044   出願人：株式会社デンソー