特許
J-GLOBAL ID：200903055954422806

セル、スタンダードセル、スタンダードセル配置方法、スタンダードセルライブラリ、ならびに半導体集積回路

発明者：
一柳 美和

一柳 美和 について

, 
森脇 俊幸

森脇 俊幸 について

, 
當房 哲朗

當房 哲朗 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願2005-353654
公開番号（公開出願番号）：特開2007-043049
出願日： 2005年12月07日
公開日（公表日）： 2007年02月15日
要約：
【課題】セル面積削減を図り、チップ面積を縮小できる半導体集積回路の提供。【解決手段】本発明のセルは、入力信号または出力信号を伝達可能な複数の端子を有し、半導体集積装置を設計するうえでの最小単位となるセルであって、前記複数の端子は、自動配置配線で用いられるセルの電源配線に垂直な方向であるY方向に並ぶ配線グリッド上に配置され、かつ前記電源配線に平行な方向であるX方向に沿って長い形状、例えば、前記端子の長辺寸法を(X方向に沿った配線グリッド間隔+配線幅)とした形状にする。これにより、セル面積削減を図り、チップ面積を縮小する。【選択図】図1
請求項（抜粋）：
入力信号または出力信号を伝達可能な複数の端子を有し、半導体集積装置を設計するうえでの最小単位となるセルであって、 前記複数の端子は、自動配置配線で用いられるセルの電源配線に垂直な方向であるY方向に並ぶ配線グリッド上に配置され、かつ前記電源配線に平行な方向であるX方向に沿って長い形状を有する、 ことを特徴とするセル。
IPC (3件)：
H01L 21/82 ,  H01L 21/822 ,  H01L 27/04
FI (4件)：
H01L21/82 B ,  H01L21/82 W ,  H01L27/04 A ,  H01L27/04 D
Fターム (21件)：
5F038CA02 ,  5F038CA17 ,  5F038CD02 ,  5F038EZ09 ,  5F038EZ20 ,  5F064AA04 ,  5F064DD02 ,  5F064DD05 ,  5F064DD10 ,  5F064DD12 ,  5F064DD14 ,  5F064DD22 ,  5F064DD25 ,  5F064EE02 ,  5F064EE05 ,  5F064EE09 ,  5F064EE16 ,  5F064EE52 ,  5F064EE57 ,  5F064HH06 ,  5F064HH12
引用特許：
出願人引用 (2件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM