特許
J-GLOBAL ID：200903055967371950

半導体装置の製造方法

発明者：
長谷川 利昭

長谷川 利昭 について

, 
田口 充

田口 充 について

, 
宮田 幸児

宮田 幸児 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平11-349630
公開番号（公開出願番号）：特開2001-044189
出願日： 1999年12月09日
公開日（公表日）： 2001年02月16日
要約：
【要約】【課題】 配線間容量を低減するために配線間の層間絶縁膜にキセロゲルもしくはフッ素樹脂を用いた際の問題点、ミスアライメントを生じた場合の問題点等を解決して信頼性の高い配線構造を形成する半導体装置の製造方法を提供する。【解決手段】 キセロゲル膜もしくはフッ素樹脂膜を含む層間絶縁膜12を備えた半導体装置の製造方法において、層間絶縁膜12の下層を有機膜で形成し、層間絶縁膜12の上層をキセロゲル膜もしくはフッ素樹脂膜で形成した層間絶縁膜12上に、その層間絶縁膜12をエッチングしてビアコンタクトホール26を形成する際のエッチングマスクとなる第1のマスク25を形成する工程と、第1のマスク21上に層間絶縁膜12をエッチングして配線溝27を形成する際のエッチングマスクとなるもので第1のマスク25とは材質の異なる第2のマスク21を形成する工程とを備えた製造方法である。
請求項（抜粋）：
キセロゲル膜もしくは有機膜を含む層間絶縁膜を備えた半導体装置の製造方法において、前記層間絶縁膜上にその層間絶縁膜をエッチングする際のエッチングマスクとなる第1のマスクを形成する工程と、前記第1のマスク上に前記層間絶縁膜をエッチングする際のエッチングマスクとなるもので前記第1のマスクとは材質の異なる第2のマスクを形成する工程とを備えたことを特徴とする半導体装置の製造方法。
Fターム (8件)：
5F058AA10 ,  5F058AC10 ,  5F058AD05 ,  5F058AD09 ,  5F058AD12 ,  5F058AF04 ,  5F058AG01 ,  5F058AH02
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM