特許
J-GLOBAL ID:200903056175857827
半導体装置
発明者:
出願人/特許権者:
代理人 (6件):
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 村松 貞男
, 橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2003-195885
公開番号(公開出願番号):特開2005-032962
出願日: 2003年07月11日
公開日(公表日): 2005年02月03日
要約:
【課題】ヘテロ構造によるバンド不連続による不具合を解消することができ、多数キャリアをボディコンタクト電極に速やかに逃がすことができ、基板浮遊効果を抑制しボディ電位の制御性を改善した素子動作の安定した半導体装置を実現する。【解決手段】ヘテロ構造を有する基板上にMISFETを作製した半導体装置において、SiGeを主体とする第1の半導体層10と、第1の半導体層10上に形成されたSiを主体とする第2の半導体層11と、第2の半導体層11上にゲート絶縁膜5を介して形成されたゲート電極6と、第2の半導体層11中のゲート電極6に対応した位置に形成されたソース・ドレイン領域12と、第1の半導体層10に直接接触するように形成されたボディコンタクト電極9とを備えた。【選択図】 図1
請求項(抜粋):
SiGeを主体とする第1の半導体層と、
第1の半導体層上に形成されたSiを主体とする第2の半導体層と、
第2の半導体層上にゲート絶縁膜を介して形成されたゲート電極と、
第2の半導体層中の前記ゲート電極に対応した位置に形成されたソース・ドレイン領域と、
第1の半導体層に直接接触するように形成されたボディコンタクト電極と、
を具備してなることを特徴とする半導体装置。
IPC (3件):
H01L29/786
, H01L21/28
, H01L29/417
FI (8件):
H01L29/78 618E
, H01L21/28 301B
, H01L21/28 301R
, H01L21/28 301S
, H01L21/28 301Z
, H01L29/78 618B
, H01L29/78 626B
, H01L29/50 M
Fターム (85件):
4M104AA01
, 4M104AA03
, 4M104AA04
, 4M104AA05
, 4M104AA07
, 4M104AA09
, 4M104BB01
, 4M104BB02
, 4M104BB14
, 4M104BB18
, 4M104BB21
, 4M104BB25
, 4M104BB30
, 4M104BB32
, 4M104BB36
, 4M104BB40
, 4M104CC01
, 4M104CC05
, 4M104DD04
, 4M104DD08
, 4M104DD15
, 4M104DD16
, 4M104DD26
, 4M104DD50
, 4M104DD78
, 4M104DD84
, 4M104FF14
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 4M104HH14
, 4M104HH16
, 4M104HH20
, 5F110AA15
, 5F110AA23
, 5F110BB04
, 5F110CC02
, 5F110DD01
, 5F110DD02
, 5F110DD05
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110EE01
, 5F110EE03
, 5F110EE04
, 5F110EE05
, 5F110EE08
, 5F110EE09
, 5F110EE14
, 5F110EE24
, 5F110EE31
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110GG01
, 5F110GG02
, 5F110GG04
, 5F110GG19
, 5F110GG32
, 5F110GG34
, 5F110GG60
, 5F110HJ01
, 5F110HJ02
, 5F110HJ04
, 5F110HJ13
, 5F110HJ16
, 5F110HK05
, 5F110HK08
, 5F110HK09
, 5F110HK34
, 5F110HK40
, 5F110HL01
, 5F110HL03
, 5F110HL04
, 5F110HL06
, 5F110HM02
, 5F110HM17
, 5F110NN02
, 5F110NN23
, 5F110NN24
, 5F110NN33
, 5F110NN62
引用特許:
前のページに戻る