特許
J-GLOBAL ID：200903056302829170

半導体装置およびその製造方法

発明者：
大島 洋一

大島 洋一 について

, 
森 誠一

森 誠一 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-081066
公開番号（公開出願番号）：特開平11-284067
出願日： 1998年03月27日
公開日（公表日）： 1999年10月15日
要約：
【要約】【課題】 層間絶縁膜構造を改良して、パシベーション膜から不揮発性メモリセル等の回路素子への水素拡散を防止して半導体装置の信頼性向上を図る。【解決手段】 シリコン基板1に不揮発性メモリセル2を形成し、その上をBPSG等の第1の層間絶縁膜7で覆う。第1の層間絶縁膜7上に第1層金属配線8を形成した後、3層構造の第2の層間絶縁膜9を形成する。プラズマ酸化膜9aは配線の凹凸を表面に反映した状態に堆積し、この上にTEOS酸化膜9bを堆積して平坦化処理を行い、更にプラズマ酸化膜9cを堆積する。第2の層間絶縁膜9上に第2層金属配線10を形成した後、TEOS酸化膜21aとプラズマ窒化膜21bからなるパシベーション膜21を形成する。
請求項（抜粋）：
半導体基板と、この半導体基板に集積形成された回路素子と、この回路素子上に層間絶縁膜を介して形成された多層配線と、この多層配線の最上層を覆って形成されたプラズマCVDにより堆積されたシリコン窒化膜を含むパシベーション膜とを有する半導体装置において、前記多層配線の少なくとも一つの第n層目の配線層の下地となる層間絶縁膜は、第(n-1)層目の配線層の段差を解消する実質的に平坦な表面をもって堆積された平坦化絶縁膜と、この平坦化絶縁膜上に堆積された平坦化絶縁膜に比べて緻密な緻密絶縁膜との積層構造を有することを特徴とする半導体装置。
IPC (7件)：
H01L 21/768 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (5件)：
H01L 21/90 M ,  H01L 21/316 M ,  H01L 21/318 M ,  H01L 27/10 434 ,  H01L 29/78 371
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM