特許
J-GLOBAL ID：200903056561013919

半導体フラッシュメモリにおけるデータ管理及び制御システムと半導体フラッシュメモリ収容装置

発明者：
小日向 宣昭

小日向 宣昭 について

, 
水谷 美加

水谷 美加 について

, 
ヘルマント

ヘルマント について


出願人/特許権者：
株式会社 日立システムアンドサービス

株式会社 日立システムアンドサービス について


代理人 (1件)： 特許業務法人 武和国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2006-061293
公開番号（公開出願番号）：特開2007-241539
出願日： 2006年03月07日
公開日（公表日）： 2007年09月20日
要約：
【課題】半導体フラッシュメモリの書換え回数を平均化することによって長寿命化を図るとともに、同期処理に係わる時間の不均一性を解消すること。【解決手段】ファイルシステムとしてUDFファイルシステムを用いた半導体フラッシュメモリであって、半導体フラッシュメモリに記録される空間ビットマップが3つの消去ブロックにまたがっている場合、各ブロックの空間ビットマップを部分SBM1〜3及びこれに対応するデータ格納領域を部分DSA1〜3とすると、Rootディレクトリを部分SBM1に対応する部分DSA1に記録し、第1のファイル・ディレクトリ群を部分SBM1と部分SBM2に対応する部分DSA1と部分DSA2にのみ記録し、第2のファイル・ディレクトリ群を部分SBM1と部分SBM3に対応する部分DSA1と部分DSA3にのみ記録するというマッピング規則を提供する。【選択図】図4
請求項（抜粋）：
ブロック単位でデータの消去を行う半導体フラッシュメモリにおけるデータ管理・制御システムであって、 前記半導体フラッシュメモリには、ファイルシステムで規定されたファイルデータを格納するデータ格納領域と、前記データ格納領域の使用状況をあらわし前記ブロック単位の複数の部分空間ビットマップからなる空間ビットマップと、が形成され、 前記部分空間ビットマップは、前記データ格納領域において区分けされた部分データ格納領域に対応しており、 前記部分空間ビットマップの数に対応して仕分けされたファイルディレクトリ群と前記部分データ格納領域とを対応させるマッピング規則であるとともに、一のファイルディレクトリ群がまたがって記録できない部分データ格納領域を設けるマッピング規則を設定する ことを特徴とする半導体フラッシュメモリのデータ管理・制御システム。
IPC (3件)：
G06F 12/00 ,  G06F 12/16 ,  G06F 3/06
FI (3件)：
G06F12/00 542K ,  G06F12/16 310A ,  G06F3/06 301S
Fターム (8件)：
5B018GA04 ,  5B018HA23 ,  5B018NA06 ,  5B065BA05 ,  5B065CE12 ,  5B082CA08 ,  5B082FA01 ,  5B082JA06
引用特許：
出願人引用 (2件)
  • 半導体ファイルシステム
    公報種別：公開公報   出願番号：特願2003-106397   出願人：松下電器産業株式会社
  • 記録媒体
    公報種別：公開公報   出願番号：特願2004-023797   出願人：松下電器産業株式会社
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM