特許
J-GLOBAL ID:200903056622072689
半導体集積回路におけるセンスアンプ回路への基準電位の供給方法、半導体集積回路、その半導体集積回路を多数備えた半導体装置、及びその半導体装置を用いた電子機器
発明者:
出願人/特許権者:
代理人 (1件):
上柳 雅誉 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-186697
公開番号(公開出願番号):特開2002-083496
出願日: 2001年06月20日
公開日(公表日): 2002年03月22日
要約:
【要約】【解決手段】 印加された電圧と電圧の向きによる分極状態に応じて情報を記憶する強誘電体を構成するキャパシタを含むメモリセルと、前記メモリセルの情報を読み出すセンスアンプ回路と、センスアンプ回路の基準電位VREFを発生する基準電位発生回路とを備えた半導体集積回路におけるセンスアンプ回路への基準電位VREFを供給するにあたり、強誘電体から情報を読み出す際に、キャパシタの一方の電極を構成するセルプレートを駆動する信号PLRに基づき、基準電位発生回路からの基準電位VREFを前記センスアンプ回路へ供給する。【効果】 センスアンプに印加される基準電位がビットラインの電位変化と同一タイミングで印加されるため、センスアンプのオンタイミングを早めることができ、読み出しスピードの向上を図ることが可能である。
請求項(抜粋):
印加された電圧と電圧の向きによる分極状態に応じて情報を記憶する強誘電体を構成するキャパシタを含むメモリセルと、該メモリセルの情報を読み出すセンスアンプ回路と、該センスアンプ回路の基準電位を発生する基準電位発生回路とを備えた半導体集積回路のセンスアンプ回路への基準電位の供給方法において、該強誘電体から該情報を読み出す際に、該キャパシタの一方の電極を構成するセルプレートを駆動する信号に基づき、該基準電位発生回路からの基準電位を前記センスアンプ回路へ供給することを特徴とする半導体集積回路におけるセンスアンプ回路への基準電位の供給方法。
引用特許:
審査官引用 (3件)
-
強誘電体記憶装置
公報種別:公開公報
出願番号:特願平7-294443
出願人:ソニー株式会社
-
強誘電体記憶装置
公報種別:公開公報
出願番号:特願平7-306217
出願人:ソニー株式会社
-
強誘電体メモリ
公報種別:公開公報
出願番号:特願平10-272416
出願人:株式会社日立製作所
前のページに戻る