特許
J-GLOBAL ID：200903056851107062

液晶表示装置及びその製造方法

発明者：
青田 雅明

青田 雅明 について

, 
石田 聡

石田 聡 について


出願人/特許権者：
エプソンイメージングデバイス株式会社

エプソンイメージングデバイス株式会社 について


代理人 (1件)： 須藤 克彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-194170
公開番号（公開出願番号）：特開2009-031468
出願日： 2007年07月26日
公開日（公表日）： 2009年02月12日
要約：
【課題】透明基板に対して略水平方向の電界を用いて液晶を制御する液晶表示装置において、電極間のコンタクト抵抗の増大を抑えると共に、歩留まりの低下を抑止する。【解決手段】画素トランジスタTRを覆うパッシベーション膜17及び平坦化膜18に形成されたコンタクホールH8,H9を通して、ドレイン電極16Dに接続する第1のエッチングストッパー電極20Pと、引き出し線16Cに接続する共通電極20を形成する。その後、それらの電極20P,20を覆う絶縁膜21を形成し、絶縁膜21を選択的にドライエッチングする。その後、第1のエッチングストッパー電極20P上の残留堆積物DP2をウェットエッチングにより除去する。その後、第1のエッチングストッパー電極20Pと接続して絶縁膜21上に延びる画素電極22を形成する。【選択図】図10
請求項（抜粋）：
基板上にドレイン電極を有するスイッチング素子を形成する工程と、 前記ドレイン電極を覆う第1の絶縁膜を形成する工程と、 前記第1の絶縁膜に前記ドレイン電極を露出する開口部を形成する工程と、 前記開口部を覆い前記ドレイン電極に接続する第1のエッチングストッパー電極を形成すると同時に、前記第1の絶縁膜上に共通電極を形成する工程と、 前記第1のエッチングストッパー電極及び前記共通電極を覆って第2の絶縁膜を形成する工程と、 前記第1のエッチングストッパー電極上の前記第2の絶縁膜を選択的にエッチングする第1のエッチング工程と、 前記第1のエッチング工程後に、前記第1のエッチングストッパー電極上の残留物をエッチングにより除去する第2のエッチング工程と、 前記第2のエッチング工程後に、前記第1のエッチングストッパー電極に接続し、前記第2の絶縁膜上に延びて前記共通電極と対向する画素電極を形成する工程と、を備えることを特徴とする液晶表示装置の製造方法。
IPC (2件)：
G02F 1/136 ,  G02F 1/134
FI (2件)：
G02F1/1368 ,  G02F1/1343
Fターム (15件)：
2H092GA14 ,  2H092JA25 ,  2H092JA46 ,  2H092JA48 ,  2H092JB05 ,  2H092JB57 ,  2H092JB58 ,  2H092MA18 ,  2H092MA19 ,  2H092MA37 ,  2H092NA12 ,  2H092NA15 ,  2H092NA18 ,  2H092NA29 ,  2H092QA06
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM