特許
J-GLOBAL ID：200903056985007552
アクティブマトリクス型液晶表示装置およびスイッチング素子
発明者：
,
,
,
出願人/特許権者：
代理人 (3件)：
机 昌彦
, 下坂 直樹
, 谷澤 靖久
公報種別：公開公報
出願番号（国際出願番号）：特願2006-345469
公開番号（公開出願番号）：特開2007-094433
出願日： 2006年12月22日
公開日（公表日）： 2007年04月12日
要約：
【課題】液晶表示装置のTFT基板側の薄膜トランジスタにバックライト光が照射されると、TFTのソース・ドレイン電極とゲート電極との間で、アモルファスシリコン半導体領域を透過しながら多重反射し、フロントチャネルに光が入射され、TFTに光オフリーク電流が発生する。【解決手段】薄膜トランジスタで『ゲート線101のゲート電極部分-ソース電極105及びゲート線101のゲート電極部分-ドレイン電極106のオーバーラップ長d』を、ゲート線101のゲート電極部分の端部から入射する光がチャネル部に到達するまでに十分減衰できるような距離に、例えば、4μm以上に設定すると、チャネル部に入射される光が、バックライト出射強度の0.2%以下に抑制できるため、光オフリーク電流を十分に低減することができ、フリッカーや表示の不均一性を改善することができた。【選択図】図1
請求項（抜粋）：
薄膜トランジスタアレイ基板と、前記薄膜トランジスタアレイ基板に対向して配置された対向基板及び前記薄膜トランジスタアレイ基板と前記対向基板に挟まれた液晶と、前記薄膜トランジスタアレイ基板側から光を照射するバックライトとを有するアクティブマトリクス型液晶表示装置であって、前記薄膜トランジスタアレイ基板上に形成された薄膜トランジスタは、ゲート電極と、前記ゲート電極を覆う絶縁膜と、前記ゲート電極上方にあって、前記絶縁膜上に形成された半導体領域と、前記半導体領域の両端部上で互いに離間し、前記半導体領域と一部重畳しながら前記絶縁膜上に延在するソース電極及びドレイン電極とを有し、
前記ソース電極及び前記ドレイン電極が、前記ソース電極及び前記ドレイン電極のチャネル幅方向の幅が前記半導体領域のチャネル幅方向の幅に包含される形に形成され、かつ、前記ゲート電極、前記ソース電極、前記半導体領域の3つの領域の平面的なソース側重なり領域及び前記ゲート電極、前記ドレイン電極、前記半導体領域の3つの領域の平面的なドレイン側重なり領域が存在し、かつ、バックライトを液晶表示装置を正面にして出射させたときに前記薄膜トランジスタのチャネル部に入射する光を、バックライトから出射する光の強度の0.2%以下に減衰させるように前記ソース側重なり領域及び前記ドレイン側重なり領域のチャネル長方向のオーバーラップ量が設定され、前記バックライトから出射され前記ソース側重なり領域または前記ドレイン側重なり領域に入射した光を前記ゲート電極と前記ソース電極との間または前記ゲート電極と前記ドレイン電極との間で繰り返し反射させることにより減衰させることを特徴とするアクティブマトリクス型液晶表示装置。
IPC (2件)：
FI (3件)：
G02F1/1368
, H01L29/78 616T
, H01L29/78 619B
2H092GA14
, 2H092JA26
, 2H092JA29
, 2H092JA32
, 2H092JA38
, 2H092JA42
, 2H092JB54
, 2H092NA22
, 2H092NA24
, 2H092NA25
, 2H092PA09
, 2H092PA13
, 5F110AA06
, 5F110BB01
, 5F110CC07
, 5F110DD02
, 5F110EE04
, 5F110EE44
, 5F110FF03
, 5F110FF29
, 5F110GG02
, 5F110GG15
, 5F110GG44
, 5F110HK03
, 5F110HK04
, 5F110HK09
, 5F110HK16
, 5F110HK21
, 5F110HM04
, 5F110HM05
, 5F110NN01
出願人引用 (2件)
審査官引用 (7件)
-
特許第3914753号
-
液晶表示素子
公報種別：公開公報
出願番号：特願平7-194113
出願人：カシオ計算機株式会社
-
特開昭64-022066
全件表示
前のページに戻る
