特許
J-GLOBAL ID:200903057085280918

フラッシュメモリシステム及びフラッシュメモリの制御方法

発明者:
出願人/特許権者:
代理人 (2件): 毛受 隆典 ,  木村 満
公報種別:公開公報
出願番号(国際出願番号):特願2004-135045
公開番号(公開出願番号):特開2005-316793
出願日: 2004年04月30日
公開日(公表日): 2005年11月10日
要約:
【課題】 フラッシュメモリに書替えが発生した場合でも、アクセス時間が長くなることを防止する。【解決手段】 フラッシュメモリ2を備えるフラッシュメモリシステム1に、重ね書き可能な不揮発性メモリのFRAM4を設け、フラッシュメモリ2のアクセスの管理で用いる管理情報をFRAM4に保存している。ホストシステム20から与えられる論理アドレスとフラッシュメモリ2上の物理アドレスとを変換するアドレス変換テーブルをFRAM4に保存することにより、FRAM4上のアドレス変換テーブルの一部を書替えるだけでよくなり、フラッシュメモリ2のアクセス時間が長くならない。【選択図】 図1
請求項(抜粋):
ホストシステムから供給されるユーザデータを記憶するフラッシュメモリと、 前記フラッシュメモリに対する前記ユーザデータの書込み及び読出しを管理するための管理情報を作成する情報作成手段と、 前記管理情報を記憶する重ね書き可能な不揮発性メモリと、 前記重ね書き可能な不揮発性メモリに記憶された前記管理情報に基づき、前記フラッシュメモリに対するアクセスを制御するアクセス制御手段と、 を備えることを特徴とするフラッシュメモリシステム。
IPC (3件):
G06F12/02 ,  G06F12/00 ,  G06F12/16
FI (5件):
G06F12/02 510A ,  G06F12/02 570A ,  G06F12/00 597U ,  G06F12/00 597Z ,  G06F12/16 310M
Fターム (7件):
5B018GA04 ,  5B018HA04 ,  5B018NA06 ,  5B018NA10 ,  5B060AA06 ,  5B060AA08 ,  5B060MM02
引用特許:
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る